专利名称：视频压缩1/4像素精度运动估计硬件实现方法
技术领域：
本发明涉及一种视频压缩运动估计1/4像素精度硬件并行实现方法及架构。属于 数字图像编解码技术领域。
背景技术：
在H. 264/AVC视频编码系统中，运动估计、帧内预测、变换/量化等需要大量运算。 目前市场对高清以上H. 264/AVC视频编码需求不断增加，而采用高端DSP方式实现H. 264/ AVC视频编码的方案不断出现计算瓶颈。采用大容量FPGA或ASIC方式，利用硬件并行结构 实现高清以上H. 264/AVC视频编码系统是一些市场产品的很好选择。运动估计包括整数运动估计部分和小数运动估计部分。H. 264协议支持1/2像素 运动估计和1/4像素运动估计。分数运动估计插值及存储部分需要大量运算。采用FPGA 或ASIC方式实现视频编码，可以考虑利用并行体系结构完成小数部分运动估计。
发明内容
本发明为视频压缩1/4像素精度运动估计模块提供了一种硬件并行实现方法。 1/4像素精度运动估计硬件并行结构主要包括存放数据的两组共32个寄存器向量、16个并 行的插值滤波器组、计算残差SATD模块及代价比较模块。数据首先进入寄存器向量、通过 插值滤波器组完成插值、然后输出到计算残差SATD模块及代价比较模块。
图1是1/4像素插值示意图。图2是1/4像素运动搜索结构图。图3是均值滤波器结构图。
具体实施例方式1/4像素运动搜索是在1/2像素运动搜索基础之上完成的，其输入数据是1/2像素 搜索过程中产生的1/2像素插值，对于8*8块对应17*17个(半)像素，对应16*16块对应 33*33(半)像素。1/4像素值的插值滤波只是简单的相邻点求平均，如图3所示，所以可以 只读取一次外部存储器，求出差值后，直接计算SATD，并进而与查表值相加计算宏块代价。 体系结构如图2所示。
权利要求
视频压缩1/4像素精度运动估计硬件实现方法，其特征在于采用并行滤波器结构完成插值滤波；采用计算残差硬件模块计算残差；采用SATD计算模块计算SATD值；采用累加器计算代价函数计算代价；R值使用查表方式得到。
2.根据权利要求1所述的采用并行滤波器结构完成插值滤波，其特征在于采用两组， 每组16个寄存器向量，两组寄存器串行连接，采用16个并行加法器完成均值滤波器组，加 法器结果右移一位；滤波结果输出到计算残差硬件模块，用于计算残差。
全文摘要
在H.264/AVC视频编码系统中，运动估计是一种重要的减少时间相关信息的技术。运动估计包括整数运动估计部分和小数运动估计部分。其中1/4像素运动估计中需要大量运算。采用FPGA或ASIC方式实现视频编码，可以利用并行体系结构完成此部分运动估计。本发明提出了一种硬件并行实现方法，插值时采用16个滤波结构并行计算，提高了计算效率。
文档编号H04N7/26GK101938646SQ20091010817
公开日2011年1月5日 申请日期2009年7月3日 优先权日2009年7月3日
发明者张爱平, 王明江, 颜琥, 马芝 申请人:哈尔滨工业大学深圳研究生院