专利名称：一种ffh系统中基于pn序列似然比的同步捕获方法
技术领域：
本发明属于通信抗干扰技术领域，涉及快速跳频(Fast Frequency Hopping, FFH)通信 系统，尤其是FFH通信系统中的同步方法。
背景技术：
跳频通信系统(Frequency Hopping Communication System)是一种抗干扰、抗衰落能力较强 的无线电通信系统，在通信领域中应用广泛。为了实现跳频通信系统之间的正常通信，收发 双方必须实现同步，即在同一时间同步地跳变到同一跳频频率(或者收发双发的跳频频率在同 一时间相差一个固定中频)，跳频通信系统的载波频率伪随机变化着，由于传输信道存在多普 勒频移，定时时钟存在相对误差等因素，系统同时存在频率和时间的不确定性，时间的不确 定性可以通过收发双方使用同一跳频图案来解决，而时间的不确定性则要通过跳频同步技术 (包括同步捕获和同步跟踪沐消除。
一般跳频电台的同步指标和同步信号要求如下(1)初始同步的建立时间短，不超过0.3 秒；(2)迟后入网的时间不超过6秒；(3)同步系统在信道误码率为0.1时，同步捕获概率 需大于90%; (4)同步信号存在的时间要短，使侦听方难以在很短的时间内发现同步信号。
在FFH系统中，频率跳变速率大于或等于信息调制器输出的符号速率，每跳信号最多只 携带一个同步chip,所含的同步信息量少，需要利用多跳信号才能实现同步捕获，因而实现 同步变得更加困难。目前关于FFH系统的同步捕获方法较少，主要是基于串行搜索匹配滤波 器与分集合并技术相结合提出的捕获方法，该方法有以下局限(1)合并结果并不可靠，在
捕获过程中，收发窗口还未对准，每跳的基带频点能量(或信噪比)不仅受到前一跳和后一
跳信号的影响，而且此时基带调制频点在当前跳接收口内并不正交；(2)门限的选取受信道 信噪比的影响较大，准确选取比较困难。
发明内容
本发明提供一种FFH系统中基于PN序列似然比的同步捕获方法，以实现FFH通信系 统收发双发的同步。
在阐述本发明方法之前，首先介绍本发明技术方案中所用到的术语
(1)跳频频率-同步PN序列双图案发送方用M个同步跳频频率调制长度为N的同步PN序列(M《N，K = N/M， K为正 整数)，每个跳频频率调制一个同步PN-chip， M个跳频同步频率构成了一个跳频频率图案 F二(f。,f;，f;,…，U (fi记为第i号同步频率，0si^M —1)， N个同步PN-chip构成一个
PN序列图案S^PN。,PNpPNi,…,PN^J，對t频频率图案和同步PN序列图案共同构成了跳 频频率-PN序列双图案，如说明书附1所示。
(2)同步PN-chip似然比
对第i跳接收到的跳频信号进行混频解跳后，生成解跳后跳同步信号，对该信号进行A/D 转换，再经过IFFT卩(FFT: Fast Fourier Transform,快速傅氏变换；|x |2 :复数x模的平方)
处理后，取出第i跳2FSK基带信号同步调制频点能量值Xh和J^，其中i^,为第i跳时本地
PN序列值对应的2FSK基带调制频点能量，相应地X。,为第i跳时另外一个基带调制频点能 量。通常，包含信号的信道称为数据信道，不含信号的信道称为空闲信道。先做以下定义 /01//J为理想情况时(收发端跳频频率完全对准，且时间窗口也完全对准)数据信道对
应的调制频点能量值的概率密度函数；相应地，gOI/Z。)为空闲信道对应的调制频点能量值 的概率密度函数。则第i跳同步PN-chip似然比V,.可以表示为
v, =ln
/(1 0, I仏)
(3) 同步PN似然比序列
连续N跳同步信号按照上述(2)处理后，各跳同步PN-chip似然比形成长度为N的同 步？^[似然比序列",^,...^,..., }。
(4) 同步信号似然比相关检测值 对当前同步PN似然比序列进行代数求和，得到的代数和值S为同步信号似然比相关检测
N N
值。s力,「巡止^腦77。)、
(5)早、迟门信号
对当前跳同步信号解跳，生成解跳后同步信号，在时间上将该解跳后同步信均分为两个跳，前半跳信号称为早门信号，对应地，后半跳信号称为迟门信号。
本发明的整个同步捕获系统链路如图2所示，包括1、跳频信号解跳，2、中频滤波， 3、 A7D， 4、早门IFFT卩，5、早门本地PN序列，6、早门同步PN似然比序列，7、迟门IFFT卩， 8、迟门本地PN序列，9、迟门同步PN似然比序列，10、 K路同步门限判决，11、同步控制 单元，12、跳频频率合成器。
本发明详细技术方案如下
一种FFH系统中基于PN序列似然比的同步捕获方法，如图3所示，包括以下步骤
设定FFH系统发送方采用M个同步跳频频率调制长度为N的同步PN序列 (M《N,K = N/M， K为正整数)，每个跳频频率调制一个同步PN-chip， M个跳频同步频
率构成了一个跳频同步频率图案F:(fo,f;,fi,...,fM.J (f;记为第i个同步频率，
0Si^M — l)，N个同步PN-chip构成一个同步PN序列图案S-(PNo,PN,，PNi,...,PNN.J ，
跳频同步频率图案和同步PN序列图案共同构成跳频频率-PN序列双图案。
步骤1:同步处理开始时，接收方采用与发送方相同的跳频同步频率图案，以该跳频同 步频率图案中的任意一个频率作为起始频率进行解跳处理，同时同步跳计数器的计数值C从
1开始计数。
步骤2:解跳时，分别对第C跳的早、迟门信号进行A/D转换，再经过快速傅氏变换和 取模的平方(即IFFlf处理)处理；由于有K:NM个相位依次相差为M的早、迟门本地同
步PN序列值，故得到第C跳第w(w二l,2,…，K)组本地同步PN序列值对应的早门基带信号 的2F汰调制频点能量值J^f和义5，同时得到第C跳第"("1,2,…,K)组本地同步PN
序列值对应的迟门基带信号的2FSK调制频点能量值x;f和x;J7。其中，x:f和x;f分别表
示第C跳第w组本地同步PN序列值对应的早门和迟门2FSK基带信号中一个调制频点(数据 信道调制频点)的能量值，JT^和X^分别表示第C跳第w组本地同步PN序列值对应的早 门和迟门2FSK基带信号中另一个调制频点(空闲信道调制频点)的能量值。
步骤3:根据步骤2所得到早门的xf, xf与迟门的jr;f ， xf ，分别计算第c跳时，
第"(w = 1,2,…，K)组本地同步PN序列值对应的早、迟门同步PN-chip似然比vf和vf 。v "c=ln
其中/Ocl/f》为理想情况时(收发端跳频频率完全对准，且时间窗口也完全对准)
2FSK信号对应调制频点能量值的概率密度函数；g(义I仏)为2FSK信号另一个调制频点能 量值的概率密度函数。
当ON时，舍去前C-N跳同步PN-chip似然比值，由第w组本地同步PN序列值对 应的当前最新N跳信号得到的N个早门同步PN-chip似然比，按顺序依次构成第w组早门PN 似然比(《1,《2,…,《,...,vz"N};相应的N个迟门同步PN-chip似然比，按顺序依次构成第"
组迟门PN似然比序列(v久vf,…,Vc"',…,vf^ 。
步骤4:分别计算K组早、迟门同步PN似然比序列(vf,vf,…,vf,…,vf^和 (《1,《2, ，《',…,v1的代数和，得到K个早门同步信号似然比相关检测值S^fx'和K
/=1
N
个迟门同步信号似然比相关检测值S，S《'，("=1,2,…,K)。
步骤5:早、迟门分别进行K路似然比相关检测值门限判决。
判断由步骤4所得的2K个同步信号似然比相关检测值中是否存在大于或等于同步捕获 门限^syn.th的同步信号似然比相关检测值；若存在，则转入步骤6;若不存在且C〈mN (m为 正整数)，贝赃下一跳同步跳计数器C增加1的同时返回步骤2;若不存在且C2mN (m为 正整数)，则在下一跳将同步跳计数器C清零后重新开始从1计数，并更换本地初始频率，返 回步骤2。
步骤6:进行同步PN序列定位。
根据步骤l中采用的起始频率的频率号i(0《i《M-l)，并根据出现大于或等于同步捕 ^『顶^s—關雜引以難織翻固錯醇PN憾t匕關畅wil(w = l,2,"*,K)和同步跳数计数器的计数值C，计算接收方需要等待的跳数W，等待跳 数完成后，能使下一跳收发双方频率在第0号频率f。上对准，并且PN序列相位偏移为0的 位置；其中，等待跳数W的计算公式为W = (mxN —i —C — nxM)%N，(其中符号％ 表示求模运算)。
步骤7:进行捕获验证。
如果连续V个同步PN似然比序列都检测到大于或等于同步捕获门限^s^^的同步信号
似然比相关检测值，则同步捕获成功，系统转入同步跟踪状态；如果连续V个同步PN似然 比序列中任何一个未能检测到大于或等于同步捕获门限^s，^的同步信号似然比相关检测
值，则下一跳更换本地初始频率，则转入步骤2重新进行同步捕获。
本发明的有益效果是
本发明提供了FFH系统的一种同步捕获的方法，采用双图案的同步捕获头设计，充分利 用了跳频频率和同步PN序列信息；采用早、迟门信号同时进行解调，可以在不大大增加系 统实现复杂度的基础上，削弱未完全同步带来的解调的不可靠性；采用基于频率-PN序列图 案似然比作为同步捕获的软判决量，减少了同步信息的损失。综合上述各优点，使FFH系统 在干扰信道和衰落信道下具有更强的鲁棒性，提高了 FFH系统的同步捕获性能。
图1是跳频频率和PN序列M-N双图案。
其中M是同步跳频频率个数；N是同步PN序列长度。
图2是FFH系统同步捕获系统整体链路图。
其中1为跳频信号解跳，2为中频滤波，3为A/D， 4为早门IFFlf， 5为早门本地PN 序列，6为早门同步PN似然比序列，7为迟门IFFTf， 8为迟门本地PN序列，9为迟门同步 PN似然比序列，IO为K路同步门限判决，ll为同步控制单元，12为跳频频率合成器。
图3是本发明提供的一种FFH系统中基于PN序列似然比的同步捕获方法的流程图。
具体实施例方式
本发明FFH系统的一种基于频率-同步PN序列图案似然比的同步捕获方法，其主要创新是采用基于频率-PN序列图案似然比作为同步捕获的软判决量，利用跳频频率图案和同步PN 序列图案构成的双图案信息，减少了同步信息的损失；采用早迟门同时相关，削弱了解调的 不可靠性。各种优点结合，使同步系统在干扰信道和衰落信道下具有更强的鲁棒性，提高了 FFH系统的同步捕获性能。
计算机仿真表明，取M-21个跳频频率，长度为N-63的PN序列(具体可采用自相关性 好的m序列)，同步捕获头长度为9072跳，若2N跳后，仍未检测到同步相关峰则计数器清 零，且强制更改本地起始频率，捕获验证次数为V-3次，跳频速率为100000西fe/秒，每跳发 送lbit同步数据，每跳信号采样256各样点时，在AWGN信道下，信噪比为ldB、信道误码 率为0.2664时，选取合适的同步捕获门限使PN序列虚警概率为1五-5时，整个系统的同步 捕获概率为94%，完全满足FFH系统要求信道误码率为0.1时，同步捕获概率需大于90%的 同步性能规定。
权利要求
1、一种FFH系统中基于PN序列似然比的同步捕获方法，包括以下步骤设定FFH系统发送方采用M个同步跳频频率调制长度为N的同步PN序列，M≤N，K＝N/M，K为正整数，每个跳频频率调制一个同步PN-chip，M个跳频同步频率构成了一个跳频同步频率图案F＝{f0，f1，fi，...，fM-1}，fi记为第i个同步频率，0≤i≤M-1，N个同步PN-chip构成一个同步PN序列图案S＝{PN0，PN1，PNi，...，PNN-1}，跳频同步频率图案和同步PN序列图案共同构成跳频频率-PN序列双图案；步骤1同步处理开始时，接收方采用与发送方相同的跳频同步频率图案，以该跳频同步频率图案中的任意一个频率作为起始频率进行解跳处理，同时同步跳计数器的计数值C从1开始计数；步骤2解跳时，分别对第C跳的早、迟门信号进行A/D转换，再经过快速傅氏变换和取模的平方处理，即|FFT|2处理，由于有K＝N/M个相位依次相差为M的早、迟门本地同步PN序列值，故得到第C跳第n(n＝1，2，…，K)组本地同步PN序列值对应的早门基带信号的2FSK调制频点能量值Xz1nC和Xz0nC，同时得到第C跳第n(n＝1，2，…，K)组本地同步PN序列值对应的迟门基带信号的2FSK调制频点能量值Xc1nC和Xc0nC；其中，Xz1nC和Xc1nC分别表示第C跳第n组本地同步PN序列值对应的早门和迟门2FSK基带信号中一个调制频点，即数据信道调制频点的能量值，Xz0nC和Xc0nC分别表示第C跳第n组本地同步PN序列值对应的早门和迟门2FSK基带信号中另一个调制频点，即空闲信道调制频点的能量值；步骤3根据步骤2所得到早门的Xz1nC，Xz0nC与迟门的Xc1nC，Xc0nC，分别计算第C跳时，第n组本地同步PN序列值对应的早、迟门同步PN-chip似然比vznC和vcnC<maths id="math0001" num="0001" ><math><![CDATA[ <mrow><msubsup> <mi>v</mi> <mi>z</mi> <mi>nC</mi></msubsup><mo>=</mo><mi>ln</mi><mo>[</mo><mfrac> <mrow><mi>f</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>z</mi> <mn>1</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>1</mn> </msub> <mo>)</mo></mrow><mi>g</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>z</mi> <mn>0</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>0</mn> </msub> <mo>)</mo></mrow> </mrow> <mrow><mi>f</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>z</mi> <mn>0</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>1</mn> </msub> <mo>)</mo></mrow><mi>g</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>z</mi> <mn>1</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>0</mn> </msub> <mo>)</mo></mrow> </mrow></mfrac><mo>]</mo> </mrow>]]></math></maths><maths id="math0002" num="0002" ><math><![CDATA[ <mrow><msubsup> <mi>v</mi> <mi>c</mi> <mi>nC</mi></msubsup><mo>=</mo><mi>ln</mi><mo>[</mo><mfrac> <mrow><mi>f</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>c</mi> <mn>1</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>1</mn> </msub> <mo>)</mo></mrow><mi>g</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>c</mi> <mn>0</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>0</mn> </msub> <mo>)</mo></mrow> </mrow> <mrow><mi>f</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>c</mi> <mn>0</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>1</mn> </msub> <mo>)</mo></mrow><mi>g</mi><mrow> <mo>(</mo> <msubsup><mi>X</mi><mrow> <mi>c</mi> <mn>1</mn></mrow><mi>nC</mi> </msubsup> <mo>|</mo> <msub><mi>H</mi><mn>0</mn> </msub> <mo>)</mo></mrow> </mrow></mfrac><mo>]</mo> </mrow>]]></math></maths>其中f(x|H1)为理想情况时，即收发端跳频频率完全对准、且时间窗口也完全对准时，2FSK信号对应调制频点能量值的概率密度函数；g(x|H0)为2FSK信号另一个调制频点能量值的概率密度函数；当C≥N时，舍去前C-N跳同步PN-chip似然比值，由第n组本地同步PN序列值对应的当前最新N跳信号得到的N个早门同步PN-chip似然比，按顺序依次构成第n组早门PN似然比{vzn1，vzn2，...，vzni，...，vznN}；相应的N个迟门同步PN-chip似然比，按顺序依次构成第n组迟门PN似然比序列{vcn1，vcn2，...，vcni，...，vcnN}；步骤4分别计算K组早、迟门同步PN似然比序列{vzn1，vzn2，...，vzni，...，vznN}和{vcn1，vcn2，...，vcni，...，vcnN}的代数和，得到K个早门同步信号似然比相关检测值 id="icf0003" file="A2009101677260003C1.tif" wi="17" he="11" top= "92" left = "162" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/>和K个迟门同步信号似然比相关检测值 id="icf0004" file="A2009101677260003C2.tif" wi="20" he="11" top= "108" left = "84" img-content="drawing" img-format="tif" orientation="portrait" inline="yes"/>n＝1，2，…，K；步骤5早、迟门分别进行K路似然比相关检测值门限判决；判断由步骤4所得的2K个同步信号似然比相关检测值中是否存在大于或等于同步捕获门限ζSyn-th的同步信号似然比相关检测值；若存在，则转入步骤6；若不存在且C＜mN，m为正整数，则在下一跳同步跳计数器C增加1的同时返回步骤2；若不存在且C≥mN，则在下一跳将同步跳计数器C清零后重新开始从1计数，并更换本地初始频率，返回步骤2；步骤6进行同步PN序列定位；根据步骤1中采用的起始频率的频率号i，0≤i≤M-1，并根据出现大于或等于同步捕获门限ζSyn-th的同步信号似然比相关检测值所在的同步PN似然比序列中的n值和同步跳数计数器的计数值C，计算接收方需要等待的跳数W，等待跳数完成后，能使下一跳收发双方频率在第0号频率f0上对准，并且PN序列相位偏移为0的位置；其中，等待跳数W的计算公式为W＝(m×N-i-C-n×M)％N，其中符号％表示求模运算；步骤7进行捕获验证；如果连续V个同步PN似然比序列都检测到大于或等于同步捕获门限ζSyn-th的同步信号似然比相关检测值，则同步捕获成功，系统转入同步跟踪状态；如果连续V个同步PN似然比序列中任何一个未能检测到大于或等于同步捕获门限ζSyn-th的同步信号似然比相关检测值，则下一跳更换本地初始频率，则转入步骤2重新进行同步捕获。
2、 根据权利要求1所述的FFH系统中基于PN序列似然比的同步捕获方法，其特征在于，所述M取正整数21，所述N取正整数63;所述PN序列采用自相关性好的m序列。
3、 根据权利要求1所述的FFH系统中基于PN序列似然比的同步捕获方法，其特征在于，步骤5中所述m取正整数2。
4、 根据权利要求1所述的FFH系统中基于PN序列似然比的同步捕获方法，其特征在于，步骤7中所述V取正整数3。
全文摘要
一种FFH系统中基于PN序列似然比的同步捕获方法，属于通信抗干扰技术领域，涉及快速跳频(Fast Frequency Hopping，FFH)通信系统，尤其是FFH通信系统的同步方法。本发明采用双图案的同步捕获头设计，充分利用了跳频频率和同步PN序列信息；采用早、迟门信号同时进行解调，可以在不增加系统实现复杂度的基础上，提高未完全同步时解调的可靠性；采用基于频率-PN序列图案似然比作为同步捕获的软判决量，减少了同步信息的损失。本发明可使FFH系统在干扰信道和衰落信道下具有更强的鲁棒性，提高了FFH系统的同步捕获性能。
文档编号H04B1/69GK101674104SQ20091016772
公开日2010年3月17日 申请日期2009年9月23日 优先权日2009年9月23日
发明者乔 刘, 李少谦, 程郁凡, 陈亚丁 申请人:电子科技大学