专利名称：3g-sdi高清数字视频信号发生系统的制作方法
技术领域：
本发明属于电子信息领域中的视音频技术领域，涉及一种数字视频信号发生系统。
背景技术：
随着科技的日益发展，人们的物质生活水平越来越高。在广播电视行业，模拟电视 逐渐被数字视频显示仪器所代替，而相关的视音频行业也开始越发关注3G-SDI (3Gbps速 率的串行数字接口)的发展。数字电视信号清晰度已经由标准清晰度的720X576i(隔行 扫描)发展为1280X720p(逐行扫描)和1920X1080i，而最新的高清晰度数字电视信号达 到了 1920 X 1080p，即3G高清数字电视信号。目前的显示器普遍能够支持1080p的信号输 入，作为信号源也有一些DVD和高清播放机支持1080p模拟分量信号输出和HDMI (高清晰 度多媒体接口)输出。但是3G-SDI信号发生器提供的带宽很大，码率是高清SDI信号源的 2倍，这样各个方面的技术指标都要提升，而且对低抖动的要求更高，这些都将增加3G-SDI 信号发生器的设计难度。
发明内容
为了克服以上技术问题，本发明提供了一种3G-SDI高清数字视频信号发生系统。 该系统是基于FPGA (现场可编程逻辑阵列)的3G-SDI信号发生系统，通过FPGA的编程算 法产生多种规定格式的3G-SDI数字视频测试信号，信号格式向下兼容，支持SD-SDI (标准 清晰度的串行数字接口 )和HD-SDI(高清晰度的串行数字接口 )，并且支持嵌入音频功能。 同时，利用USB (通用串行总线)接口和SD (安全数码卡)/匪C (多媒体卡)接口还可以输 出用户自定义编程的动态或静态测试信号。
为实现以上目的，本发明的技术方案是
3G-SDI信号发生系统的工作流程
a.振荡器1产生时钟信号； b.用户通过控制按键6对FPGA8做出命令，选择输出的信号模式和信号格式，精密 时钟调整器2接收FPGA8传来的指令，把振荡器产生的时钟信号调制成与选择的信号格式 相对应的振荡频率范围，输入至FPGA8中； c. FPGA8选择IP核中相对应的内部算法，生成一帧测试图像，然后对这一过程进 行重复，根据用户选择的格式以并行数字信号格式输出，使用b过程调制的振荡频率作为 时钟控制输出并行数字信号的传输速率； d.并串转换器9对FPGA8输出的并行数字信号进行并串转换处理，得到串行数字
信号，并达到要求模式的标准传输速率； 显示器7实时显示输出信号的模式及格式； 电源10为整体工作电路供电。本发明的进一步改进本系统还设有USB接口 3、 SD/匪C卡接口 4和SDRAM(同步动态随机存储器)5，皆同FPGA 8相连接。用户可通过USB接口 3或SD/匪C卡接口 4输入 自定义的图像信号至FPGA 8，FPGA 8通过其IP核的内部算法，将输入的串行信号转化成并 行信号并存入SDRAM 5中，然后以较高速率输入到FPGA 8中，根据选择格式经预设算法将 信号重新编排，生成要求的并行数字信号。再以精密时钟调整器2调制的振荡频率作为时 钟控制输出并行数字视频信号的传输速率。 本系统在不同传输速率下共能输出信号格式11种在2. 97Gbps速率下生成输出 1080p船0Hz、1080p船9. 94Hz、 1080p@60Hz格式的数字视频信号；在1. 485Gbps和1. 483Gbps 速率下生成输出1080i船0Hz、1080i船9. 94Hz、 1080i@60Hz、720p@50Hz、720p@59. 94Hz和 720p@60Hz格式的数字视频信号；在标清范围内生成输出480i和576i格式的信号。
本系统预存的输出信号模式有9种彩条信号、频率扫描信号、黑场信号、病态矩 阵信号、亮度坡度信号、Y/C全范围斜坡信号、SMPTE 75X条形信号、SMPTE RP219条形信号 及亮度脉冲与条形信号，供用户选择。 如果需要将图像嵌入音频，可在每条并行数字信号通道中嵌入音频信号。最后通 过并串转换器9对视音频信号进行并串转换处理，输出含有嵌入式音频的串行数字信号。
本发明的有益效果是该信号发生系统以FPGA为核心，通过对其内部IP核的编 写，以及与周边电路的组配实现了以下功能生成输出最高达到3Gbps传输速率的数字串 行信号；输出多模式、多格式的信号，支持嵌入音频，可以满足绝大多数领域对信号源的要 求，更加方便、实用；该发明成本低廉，安全系数高。
图1是3G-SDI信号发生系统的结构图；
图2是3G-SDI信号发生系统的工作流程图； 图3是采用本发明中3G-SDI信号发生系统的信号发生器的实物外观图。
具体实施方式
实施例1 下面结合附图和具体实施例对本发明做详细说明，但不局限于实施例。 如图1所示，3G-SDI信号发生系统包括振荡器1、精密时钟调整器2、控制按键6、
显示器7、FPGA 8、并串转换器9及电源10。振荡器1连接精密时钟调整器2， FPGA 8与除
振荡器l之外的各部件连接。 如图2所示的信号发生系统的工作流程图 首先，由振荡器1产生时钟信号。用户通过控制按键6对FPGA8做出命令，选择输
出的信号模式和信号格式，精密时钟调整器2接收FPGA8传米的指令，把振荡器产生的时钟
信号调制成与选择的信号格式相对应的振荡频率范围，输入至FPGA8中。 然后，FPGA8选择IP核中相对应的内部算法，生成一帧测试图像，对这一过程进行
重复，根据用户选择的格式以并行数字信号格式输出，以精密时钟调整器2调制的振荡频
率作为时钟控制输出并行数字信号的传输速率。 如果需要将图像嵌入音频，可在并行数据信号中嵌入音频信号。 最后，并串转换器9对从FPGA8中输出的并行数字信号进行并串转换处理，输出串行数字信号。 显示器7实时显示该信号的模式及格式，如果用户输入自定义的信号图像，显示 器7会显示信号图像为user-defined mode (自定义模式)。
电源10为FPGA 8及周边芯片供电。 该3G-SDI信号发生系统在不同的传输速率下共能生成ll种格式信号，在 2. 97Gbps速率下可以生成输出1080p船0Hz、1080p船9. 94Hz、 1080p@60Hz格式的数字视 频信号；在1. 485Gbps和1. 483Gbps速率下可以生成输出1080i船0Hz、 1080i船9. 94Hz、 1080it60Hz、720p船0Hz、720pt59. 94Hz和720p@60Hz格式的数字视频信号；在标清范围内 能够生成输出480i和576i这两种格式的信号。 该系统预存输出的信号模式有9种彩条信号、频率扫描信号、黑场信号、病态矩 阵信号、亮度坡度信号、Y/C全范围斜坡信号、SMPTE 75X条形信号、SMPTE RP219条形信号 以及亮度脉冲与条形信号。由于FPGA具有良好的可编程性，可以通过更新芯片程序增加新 的信号格式和模式。 如图3所示，以本系统为核心的信号发生器的使用方法系统上电后，首先按下开 关，等待系统初始化。对信号的配置进行设置，按ENTER键确认，系统将预置该种类型的信 号。然后按下RUN键，信号发生器开始输出预置好的信号。每次关机再开机时，信号发生器
自动保存最后操作后的状态，并能够恢复上次运行状态。
实施例2 改变该系统工作流程中的生成并行数字视频信号的方式为了使用户能够输入自 定义的图像信号，该系统还设置了 USB接口 3、 SD/匪C卡接口 4和SDRAM 5。用户通过USB 接口 3或SD/匪C卡接口 4输入自定义的图像信号至FPGA 8，FPGA 8通过其IP核的内部算 法，将输入的串行信号转化成并行信号并存入SDRAM 5中，然后以较高速率输入到FPGA 8 中，根据选择格式经预设算法将信号重新编排，生成要求的并行数字信号。再以精密时钟调 整器2调制的振荡频率作为时钟控制输出并行数字视频信号的传输速率。这是本系统的进 一步改进，使得该信号发生系统的功能更加人性化。 采用这种方式生成并行信号时，该信号发生器的使用方法是系统上电后，首先按 下开关，等待系统初始化。初始化完毕后插入SD/MMC卡或者USB存储设备，导入图片，按 ENTER键确认，系统将预置用户自定义设置的信号。然后按下RUN键，信号发生器开始输出 预置好的信号。每次关机再开机时，信号发生器自动保存最后操作后的状态，并能够恢复上 次运行状态。 除此之外同实施例1所述。
权利要求
3G-SDI高清数字视频信号发生系统，其特征在于，该系统的工作流程是a.振荡器(1)产生时钟信号；b.用户通过控制按键(6)对FPGA(8)做出命令，选择输出的信号模式和信号格式，精密时钟调整器(2)接收FPGA(8)传来的指令，把振荡器产生的时钟信号调制成与选择的信号格式相对应的振荡频率范围，输入至FPGA(8)中；c.FPGA(8)使用IP核中的内部算法，生成一帧测试图像，然后对一帧测试图像的形成过程进行重复，根据用户选择的格式以并行数字信号的形式输出，将b过程调制的振荡频率作为时钟控制输出并行数字信号的传输速率；d.并串转换器(9)对FPGA(8)输出的并行数字信号进行并串转换处理，得到串行数字信号，并达到用户所选择信号格式的传输标准；显示器(7)实时显示输出信号的模式及格式；电源(10)为整体工作电路供电。
2. 根据权利要求1所述的3G-SDI高清数字视频信号发尘系统，其特征在于，该系统还 设有USB接口 (3)、SD/匪C卡接口 (4)和同步动态随机存储器(5)，用户通过USB接口 (3) 或SD/匪C卡接口 (4)输入自定义的图像信号至FPGA(8)中，FPGA(8)通过其IP核的内部 算法，将输入的串行信号转化成并行信号并存入SDRAM(5)中，SDRAM(5)以高速率将并行信 号输入到FPGA(8)中，根据选择的格式经IP核中的内部算法将图像信号重新编排，生成并 行数字信号，再以精密时钟调整器(2)调制的振荡频率作为时钟控制输出并行数字视频信 号的传输速率。
3. 根据权利要求1或2所述的3G-SDI高清数字视频信号发生系统，其特征在于，在所 述的并行数字信号中嵌入音频信号。
4. 根据权利要求1或2所述的3G-SDI高清数字视频信号发生系统，其特征在于， 所述的信号格式有11种在2. 97Gbps速率下生成输出1080p船0Hz 、 1080p船9. 94Hz 、 1080p@60Hz格式的数字视频信号；在1. 485Gbps和1. 483Gbps速率下生成输出 1080i船0Hz、1080i船9. 94Hz、 1080it60Hz、720p船0Hz、720p船9. 94Hz和720p@60Hz格式的 数字视频信号；在标清范围内生成输出480i和576i格式的信号。
5. 根据权利要求1所述的3G-SDI高清数字视频信号发生系统，其特征在于，所述的信 号模式有9种彩条信号、频率扫描信号、黑场信号、病态矩阵信号、亮度坡度信号、Y/C全范 围斜坡信号、SMPTE 75X条形信号、SMPTE RP219条形信号及亮度脉冲与条形信号。
全文摘要
为满足视音频领域对宽带、高码率、低抖动数字视频信号源的需求，本发明提供一种3G-SDI高清数字视频信号发生系统，用户通过控制按键选择输出的信号模式和格式，精密时钟调整器把振荡器产生的时钟信号调制成相应的振荡频率范围，输入至FPGA中，FPGA通过IP核中相对应的内部算法，生成并输出要求的并行数字信号；再通过并串转换器进行并串转换处理，得到串行数字信号，并达到要求模式的标准传输速率。该信号发生系统可生成输出最高达到3Gbps传输速率的数字串行信号；能够输出多模式、多格式的信号，方便、实用、安全系数高。
文档编号H04N7/015GK101720008SQ20091021987
公开日2010年6月2日 申请日期2009年11月13日 优先权日2009年11月13日
发明者刘兴华, 周春雷 申请人:大连科迪视频技术有限公司