多相滤波器以及具有该多相滤波器的单边带混频器的制作方法

专利名称：多相滤波器以及具有该多相滤波器的单边带混频器的制作方法
技术领域：
本发明涉及多相滤波器以及具有该多相滤波器的单边带混频器。
背景技术：
通信系统的接收装置具有对通过天线接收的高频信号进行下变频并且进行解调的接收电路。另一方面，通信系统的发送装置具有调制发送数据并且将其上变频到高频信号的发送电路。例如，接收电路包括下变频混频器和正交解调混频器，其中，下变频混频器以第一本振频率(local frequency)对接收的高频信号进行下变频，正交解调混频器以相位彼此不同的第二本振频率对下变频之后的信号进行正交解调。另外，发送电路包括正交调制混频器和上变频混频器，其中，正交调制混频器以相位彼此不同的第三本振频率对发送数据进行正交调制，上变频混频器以第四本振频率对正交调制之后的信号进行上变频。单边带混频器使用相位彼此相差90°的不同的4相本振信号作为上述的上变频混频器和下变频混频器的本振频率信号。而且，利用上述单边带混频器的接收电路能够去除相对于第一本振频率位于所接收到的高频信号的相反侧的杂散信号，另一方面，发送电路能够去除相对于第四本振频率位于要发送的高频信号的相反侧的杂散信号。作为如上所述的去除杂散信号的混频器而使用单边带混频器。能够利用多相滤波器作为生成该4相的本振信号的本振信号生成电路。例如，专利文献1和非专利文献1中记载有多相滤波器。多相滤波器从高频输入信号生成相位彼此相差90°的4相的高频输出信号。但是，其高频输出信号的相位精度受到滤波器的截止频带的限制。专利文献专利文献1 日本专利特开2006-121665号公报，图10。非专利文献非专利文献 1 :TheDesign of CMOS Radio-Frequency Integrated Circuits, SECOND EDITION, Thomas H. Lee, Pages 705-706，FIGURES19. 8，19. 9。

发明内容
发明所要解决的问题因此，本发明的目的在于提供在宽的频带中生成多相的输出信号的多相滤波器以及具有该多相滤波器的单边带混频器。用于解决问题的手段根据实施方式的第一方面，一种多相滤波器，所述多相滤波器输入输入信号，输出 4相的第一至第四输出信号，包括第一至第四电阻，所述第一至第四电阻分别具有输入端和输出端；第一主电容，所述第一主电容被设置在所述第一电阻的输出端与所述第四电阻的输入端之间；第二主电容，所述第二主电容被设置在所述第二电阻的输出端与所述第一电阻的输入端之间；第三主电容，所述第三主电容被设置在所述第三电阻的输出端与所述第二电阻的输入端之间；第四主电容，所述第四主电容被设置在所述第四电阻的输出端与所述第三电阻的输入端之间；输入缓冲器，所述输入缓冲器输入所述输入信号并将其分别输出给所述第一至第四电阻的输入端；第一副电容，所述第一副电容与所述第一主电容并列地连接在所述第一电阻的输出端；第一开关缓冲器，所述第一开关缓冲器输入被输入至所述第四电阻的输入端的所述输入信号并将其输出给所述第一副电容；第二副电容，所述第二副电容与所述第二主电容并列地连接在所述第二电阻的输出端；第二开关缓冲器，所述第二开关缓冲器输入被输入至所述第一电阻的输入端的所述输入信号并将其输出给所述第二副电容；第三副电容，所述第三副电容与所述第三主电容并列地连接在所述第三电阻的输出端；第三开关缓冲器，所述第三开关缓冲器输入被输入至所述第二电阻的输入端的所述输入信号并将其输出给所述第三副电容；第四副电容，所述第四副电容与所述第四主电容并列地连接在所述第四电阻的输出端；以及第四开关缓冲器，所述第四开关缓冲器输入被输入至所述第三电阻的输入端的所述输入信号并将其输出给所述第四副电容，其中，从所述第一至第四电阻的输出端分别输出所述第一至第四输出信号，所述第一至第四开关缓冲器响应开关信号而被控制为输出高阻抗状态或者不是。实施方式的第二方面是具有上述的多相滤波器的单边带混频器。发明效果能够提供在宽的频带中生成多相的输出信号的多相滤波器。


图1是通信系统的接收电路的构成图；图2是示出图1的接收电路的信号频率的图；图3是由单边带混频器构成的接收电路的构成图；图4是示出图3的接收电路的信号频率的图；图5是示出单边带混频器的构成和输入到各混频器的本振频率信号的图；图6是说明图5的单边混频器的混频器乘法运算的图；图7是多相滤波器的电路图8是两级(两次)的多相滤波器的构成图；图9是示出图8的频率特性的图；图10是本实施方式的多相滤波器的电路图；图11是本实施方式的多相滤波器的缓冲器和开关缓冲器的电路图；图12是本实施方式的多相滤波器的其他的电路图；图13是本实施方式的多相滤波器的电路图；图14的(a)和(b)是以高频模式和低频模式使用图13的多相滤波器的情况的图；图15是示出图13的多相滤波器的频率特性的图；图16是示出本发明的发明者实施的本实施方式的仿真结果的图；图17是本实施方式中的其他的多相滤波器的电路图；图18是本实施方式中的其他的多相滤波器的电路图；图19是示出图18的多相滤波器的频率特性的图；图20是本实施方式的单边带混频器的接收电路的图；图21是本实施方式的单边带混频器的发送电路的图。
具体实施例方式以下，依据附图对多相滤波器和具有该多相滤波器的单边带混频器的实施方式进行说明。图1是通信系统的接收电路的构成图。该接收电路包括接收通过无线传输的高频输入信号RF的天线AT、放大接收到的高频信号RF的低噪声放大器LNA、将第一本振频率信号LO(DMIX)和被放大的高频信号相乘的下变频混频器DMIX、具有将相位相差π的第二本振频率信号LO (QDEM)分别与下变频混频器DMIX的输出相乘的两个混频器的正交解调电路QDEM、去除所述两个混频器的输出中的高频成分的低通滤波器LPF、以及对其输出进行放大的可变增益放大器VGA，可变增益放大器VGA输出基带的I信号和Q信号。在接收电路处理差分信号的情况下，第一本振频率信号LO (DMIX)是2相的本振信号，第二本振频率信号LO(QDEM)是4相的本振信号。图2是示出图1的接收电路的信号的频率的图。接收到的高频信号RF通过下变频混频器DMIX被下变频到具有与高频信号RF和第一本振频率信号LO(DMIX)的频率差对应的中频IF的中频信号，并且，进一步通过正交解调电路QDEM被下变频到基带BB信号。但是，以第一本振频率信号LO(DMIX)为中心与高频信号RF位于相反侧的杂散信号UD也同样地被下变频到中频IF，且被下变频到基带BB信号。因此，I、Q的基带信号中包含有杂散信号UD的成分而使接收品质劣化。图3是由单边带混频器构成的接收电路的构成图。在该接收电路中，下混频器 DMIX包括输入由振荡器10生成的第一本振频率信号LO(DMIX)并生成4相(相位彼此相差 η /2的4相)的本振信号的多相滤波器PPF、以及将多相滤波器PPF生成的相位相差π /2 的第一本振频率信号与接收到的高频信号相乘的两个混频器Ml、M2。而且，正交解调电路 QDEM包括对振荡器11生成的第二频率信号进行2分频的分频器DIV、分别将该分频器DIV 生成的4相的第二频率信号LO (DEM)与分别由混频器M1、M2输出的中频信号相乘的四个混频器M3 M6、以及加法器12、减法器13。加法器12的输出经由低通滤波器LPF和可变增益放大器VGA成为I信号，另一方面，减法器13的输出经由低通滤波器LPF和可变增益放大器VGA成为Q信号。在图3中作为输入到各混频器的乘法运算信号而示出了余弦信号(cos信号)和正弦信号(sin信号)。但是，在接收电路处理差分信号的情况下，对于正相侧的信号乘以 +cos、+sin，对于反相(或者说负相)侧的信号乘以-cos、-sin.因此，第一本振频率信号和第二本振频率信号均是4相信号。图4是示出图3的接收电路的信号频率的图。与图2同样地，通过下变频混频器 DMIX将接收到的高频信号RF和杂散信号UD下变频到中频IF。但是，在正交解调电路QDEM 中，去除杂散信号UD的成分，只将高频信号RF的成分变频到基带BB。也就是说，能够只对位于第一本振频率LO(QDEM)的单边的信号RF进行下变频。若简单说明，其理由如下。图5是示出单边带混频器的构成和输入到各混频器的本振频率信号的图。在图5 中，与图3同样地，示出了混频器Ml M6、加法器12、减法器13。但是，仅示出了差分电路的正相侧。在反相侧也具有相同的电路构成。将第一本振频率信号LO(DMIX)的角频率设为wlol、第二本振频率信号LO(DMIX) 的角频率设为 wlo2，则如图所示那样 cos (wlolt)、sin (wlolt)、cos(wlo2t)、sin(wlo2t)被提供给各混频器Ml M6，并被与接收信号RF相乘。图6是说明图5的单边混频器的混频器乘法运算的图。在图5的路径Rtl中，对被输入的高频信号RF在混频器Ml中乘以第一本振频率信号cos (wlolt)，并且在混频器M3 中乘以第二本振频率信号coS(Wlo2t)。因此，这些被相乘的信号C0s(Wlolt) ·οο8( 1ο2 ) 如图6中的式(1)所示。同样地，在图5的路径Rt3中，对高频信号RF在混频器M2中乘以第一本振频率信号Sin(Wlolt)，在混频器M3中乘以第二本振频率信号Sin(Wlo2t)。因此，这些被相乘的信号 sin(wlolt) · sin(wlo2t)如图 6 中的式(2)所示。然后，在加法器12中，式(1)、⑵被相加，结果如式(3)所述。因此，I信号如式 (4)所示。I = RF · cos(wlolt+wlo2t)在这里，因为角频率wlolt是第一本振频率信号LO(DMIX)的频率，角频率wlo2t 是第二本振频率LO(QDEM)的频率并且是RF与LO(QDEM)的频率差，所以上述的式子中的角频率(wlolt+wlo2t)与高频信号RF的频率对应。因此，在图4中，若将cos (wlolt+wlo2t) 与输入高频信号RF相乘，则只有输入高频信号RF被下变频到基带BB，杂散信号UD没有被下变频到基带BB。也就是说，去除了杂散信号UD。通过图5的路径Rt2和Rt4生成的Q信号也与上述同样地，如图6中的式(5)所示，Q = RF · sin(wlolt+wlo2t)由此，Q信号侧也是只有输入高频信号RF被下变频到基带BB，而杂散信号UD没有被下变频到基带BB，从而去除了杂散信号UD。如上述的那样，单边带混频器在接收电路中能够去除对于应接收的高频信号RF 来说是镜像信号的杂散信号UD。另外，如果在发送电路中采用，则能够去除杂散信号UD，作为输出信号只生成高频信号。如上所述，因为第一本振频率信号LO(DMIX)的频率比第二本振频率信号 LO(QDEM)的频率高，所以为了生成4相的信号，不使用分频器而是使用了多相滤波器PPF。图7是多相滤波器的电路图。多相滤波器并联设置有4组由电阻RlO R40和电容ClO C40构成的RC滤波器，对电阻RlO R40的输入侧端子(左侧端子)输入4相的输入信号Iin、Qin, Iin_b> Qin_b，输出侧端子(右侧端子)输出4相的输出信号lout、 Qout、Iout_b、Qout_b。1化_13是1111的反相信号(相位相差π )，Qin_b是Qin的反相信号。 另外，Iin与Qin的相位相差η/2。输出信号也是同样的。并且，各电容ClO C40被分别连接在电阻R40、RIO、R20、R30的输入侧，4组滤波器被顺时针(或者逆时针)连接。电阻 RlO R40具有相同的电阻值，电容ClO C40也具有相同的电容值。4相的输入信号的相位关系精度低，一旦通过多相滤波器，则4相的输出信号的相位关系变成高精度。其原理记载在上述的非专利文献1中，即RC滤波器能够被看作低通滤波器或者高通滤波器。所述的滤波器，由于在其截止频带相位偏移90° (π/2)，因此通过顺时针连接4组RC滤波器，在作为RC滤波器的输出的电阻R的右侧端子上高精度地生成相位偏移了 90° (π/2)的4相的输出信号。而且，高精度地形成90°的相位关系的频带是RC滤波器的截止频率Fe，该截止频率Fc如下。Fc = 1/(2 π RC)也就是说，多相滤波器PPF能够仅在构成多相滤波器的4组滤波器的截止频率Fc 的附近生成4相的第一本振频率信号LO(DMIX)。从以上的原理可知，输入信号不需要一定是4相的输入信号，也可以将2相的输入信号Iin、Iin_b分别输入到电阻RIO、R20和电阻R30、R40。而且，也可以将单相的输入信号输入到所有的电阻RlO R40。尤其是，通过设置多级如图7所示的单元多相滤波器，四个输出信号的相位关系逐渐以高精度形成相差90°的关系。但是，因为信号通过经历级数而衰减，所以过大的级数并不是优选的。图8是两级(两次)的多相滤波器的构成图。该例子具有初级多相滤波器PPFl和第二级多相滤波器PPF2。而且，向初级多相滤波器PPFl输入2相的输入信号LOin、L0in_ b，初级的四个输出被连接到第二级的四个输入，从第二级的四个的输出端子输出4相的输出信号LOout(O) LOout (3 π/2)。第一级全部由电阻Rl、电容Cl来构成滤波器，第二级全部由电阻R2、电容C2来构成滤波器。并且，将初级的电阻Rl和电容Cl所决定的截止频率Fcl设为2. 5GHz，将第二级的电阻R2和电容C2所决定的截止频率Fc2设为3. 5GHz。由此，初级的滤波器PPFl在频率 Fcl = 2. 5GHz的频带生成高精度的4相信号，第二级的滤波器PPF2在频率Fc2 = 3. 5GHz 的频带生成高精度的4相信号。图9是示出图8的频率特性的图。横轴是频率，纵轴与4相输出的精度对应。如图9所示，在两级构成的多相滤波器中，在各级的截止频率Fcl、Fc2处生成高精度的4相信号，因此其频带能够扩展为Fcl Fc2。但是，因为多相滤波器在级数增加时信号衰减量变大，所以增加级数并不实用，因此通过仅增加级数来扩展频带是有限制的。如图3所示的由单边带混频器构成的接收电路优选的是处理宽频带的接收信号 RF。另一方面，如上所述，多相滤波器仅在截止频带生成高精度的4相的第一本振频率信号
11LO(DMIX)。因此，如果能够扩展多相滤波器的频带，则能够扩展使用了该多相滤波器的单频带混频器的频带。图10是本实施方式中的多相滤波器的电路图。该例子是输入2相的输入信号LOi、 L0i_b输出4相的输出信号LOout(O) L0OUt(3Ji/2)的单级的滤波器。4组滤波器包括相同电阻值的电阻RlO R40和相同电容值的主电容ClO C40。到此为止的构成与图7 是相同的。在图10的实施方式中，4组滤波器还包括与主电容ClO C40并列的副电容 ClOa C40a。并且，2相的输入信号LOin (0)、LOin ( π )经由缓冲器Bi、Β2被提供给电阻 R10、R20的输入端(左侧端子)。另外，副电容ClOa的一侧的端子连接在电阻RlO的输出端(右侧端子)，另一侧的端子经由开关缓冲器SBl被提供输入信号L0i_b。同样地，副电容C20a的一侧的端子连接在电阻R20的输出端(右侧端子)，另一侧的端子经由开关缓冲器SB2被提供输入信号LOi。副电容C30a的一侧的端子连接在电阻R30的输出端(右侧端子)，另一侧的端子经由开关缓冲器SB3被提供输入信号LOi。最后，副电容C40a的一侧的端子连接在电阻R40的输出端(右侧端子)，另一侧的端子经由开关缓冲器SB4被提供输入信号L0i_b。图11是本实施方式中的多相滤波器的输入缓冲器和开关缓冲器的电路图。开关缓冲器SB包括由P沟道晶体管Pl和N沟道晶体管m构成的逆变器电路、以及分别通过反相的开关信号xs、S控制的P沟道晶体管P3和N沟道晶体管N4。因此，在开关缓冲器SB 中，当开关信号XS、S分别成为H电平、L电平时，晶体管P3、N4截止，输出成为高阻抗状态 (截止状态)。另外，当开关信号XS、S分别为L电平、H电平时，晶体管P3、N4导通，成为通常的逆变器电路(导通状态)。另一方面，输入缓冲器B是由晶体管P1、N2组成的逆变器电路。但是，也可以使输入缓冲器B与开关缓冲器SB具有相同的电路构成，总是维持开关信号XS为L电平、S为 H电平来作为逆变器电路使用。在这样的情况下，缓冲器B和开关缓冲器SB的动作变得相同，能够取得平衡，从而是优选的。返回到图10，对于主电容ClO和副电容ClOa分别经由输入缓冲器B3、开关缓冲器 SBl共同输入输入信号L0i_b。因此，在开关缓冲器SBl处于导通状态(非高阻抗状态)的情况下，副电容ClOa的左侧端子和主电容ClO的左侧端子成为相同的信号状态，实质上被短路。其结果是，主电容ClO和副电容ClOa变得和并联连接的构成实质上是相同的。另一方面，在开关缓冲器SBl处于截止状态(高阻抗状态)的情况下，与副电容ClOa不存在的情况实质上是相同的。也就是说，在开关缓冲器SBl处于导通状态(非高阻抗状态)的情况下，截止频率 Fc是Fc = 1/(2 π RlO · (C10+C10a))与此相对，在开关缓冲器SBl处于截止状态(高阻抗状态)的情况的情况下，截止频率Fc是如下的情况。Fc = 1/(2 π RlO · C10)因此，通过调整主电容ClO和副电容ClOa的电容值，能够使图10的多相滤波器的截止频率成为两种期望的频率。其结果是，通过切换开关信号XS、S来控制图10的1级构成的多相滤波器的动作频带为高频带或低频带，能够实质上扩展动作频带。图12是本实施方式的多相滤波器的其他的电路图。该例子是输入4相的输入信号 LOin (0) ,LOin ( π /2) ,LOin ( π ) ,LOin (3 π /2)的例子，各个输入信号经由输入缓冲器Bl Β4被提供给电阻RlO R40。同时，对副电容ClOa C40a经由开关缓冲器SBl SB4分别提供输入信号LOin(3 Ji /2)、LOin(O) ,LOin(Ji /2) ,LOin(Ji)。其动作原理与图10相同。而且，多相滤波器也能够适用于将单一的输入信号经由一个输入缓冲器B分别提供给电阻RlO R40的输入端的情况。在该情况下，将单一的输入信号经由四个开关缓冲器SBl SB4提供给四个副电容ClOa C40a即可。在图10和图12的多相滤波器中，也可以除副电容ClOa C40a和开关缓冲器 SBl SB4之外，再同样地设置第二副电容ClOb C40b和第二开关缓冲器SBlb SB4b (未图示)，通过不同的开关信号来控制开关缓冲器SBl SB4和第二开关缓冲器SBlb SB4b。 其结果是，能够在仅由主电容ClO C40构成滤波器的情况下的第一截止频率、仅由主电容和第一副电容ClOa C40a构成滤波器的情况下的第二截止频率、仅由主电容和第二副电容ClOb C40b构成滤波器的情况下的第三截止频率、以及由主电容和第一副电容ClOa C40a、第二副电容ClOb C40b构成滤波器的情况下的第四截止频率之间进行切换。其结果是，能够实现更宽的频带。图13是本实施方式中的多相滤波器的电路图。该例子是在两级构成的滤波器的初级上并列设置主电容Cl和副电容Cla的例子。也就是说，初级的多相滤波器PPFl的构成与图10相同，第二级的多相滤波器PPF2的构成与图7相同。在输入2相的输入信号 LOin(O)、LOin (π )的初级的4组RC滤波器中设置有电阻Rl、主电容Cl、副电容Cla，在第二级的4组RC滤波器中设置有电阻R2、电容C2。虽然简化了图示，然而在4组滤波器中设置有相同的电阻R1、R2，电容Cl、Cla、C2。并且，向开关缓冲器SBl SB4提供开关信号 XS > S O在开关信号XS、S为H、L电平时，由于开关缓冲器SBl SB4成为高阻抗状态，因此，初级的多相滤波器PPFl的截止频率成为由电阻Rl和主电容Cl确定的高的截止频率 Fcl，相反地，在开关信号XS、S为L、H电平时，由于开关缓冲器SBl SB4成为非高阻抗状态(导通状态)，因此，初级的多相滤波器PPFl的截止频率成为由电阻Rl和主电容Cl和副电容Cla确定的低的截止频率Fcla。也就是说，成为以下式子。Fcl = 1/2 π RlClFcla = 1/2 π Rl (Cl+Cla)图中的 Fcl = 3. 5GHz, Fcla = IGHz 是一个例子。并且，第二级的多相滤波器PPF2的截止频率Fc2成为由电阻R2和电容C2确定的频率，即Fc2 = 1/2 π R2C2在图中作为一个例子示出了 Fc2 = 2GHz。图14是以高频模式和低频模式使用图13的多相滤波器的情况的图。在图14的 (a)的情况下，开关信号XS、S成为了 H、L电平，开关缓冲器SBl SB4成为了高阻抗状态。 其结果是，如图中的虚线所示，输入信号LOin(O)、LOin(^i)没有被提供给副电容Cla。由此，初级成为高的截止频率Fcl。
另一方面，在图14的(b)的情况下，开关信号XS、S成为了 L、H电平，开关缓冲器 SBl SB4成为了非高阻抗状态(导通状态)。其结果是，输入信号LOin(O)、LOin(Ji)被提供给了副电容Cla。由此，初级成为低的截止频率Fcla。图15是示出图13的多相滤波器的频率特性的图。如图14的(a)所示的多相滤波器成为合成了初级的截止频率Fcl = 3. 5GHz和第二级的截止频率Fc2 = 2GHz的频率特性。因此，成为如图15的实线所示的以约3GHz为中心的高频带LO(H)。另一方面，如图 14的(b)所示的多相滤波器成为合成了初级的截止频率Fcla = IGHz和第二级的截止频率Fc2 = 2GHz的频率特性。因此，成为如图15的虚线所示的以约1. 5GHz为中心的低频带 LO(L)。这样，通过控制开关信号XS、S，能够将多相滤波器的频带在高频带LO(H)和低频带LO(L)之间切换。由此，只要根据单边带混频器处理的输入信号RF的频带来控制开关信号，实质上就能够处理宽频带的输入信号RF。图16是示出本发明的发明人实施的本实施方式的仿真结果的图。本发明的发明人针对图13的多相滤波器进行仿真，研究了高频带LO(H)的情况和低频带LO(L)的情况的输出信号之间的相位关系。图16(A)的横轴是输出频率，纵轴是相位，其示出了两个频率对相位的关系。根据该图，当将开关信号XS、S设为H、L电平以使开关缓冲器SBl SB4成为高阻抗状态时，确认了在以频率3GHz为中心的频带两个输出信号的相位差高精度地成为 90° (π/2)。另一方面，如图16(B)所示，当将开关信号XS、S设为L、H电平以使开关缓冲器SBl SB4为非高阻抗状态时，确认了在以频率1. 5GHz为中心的频带两个输出信号的相位差高精度地成为90° (π/2)。图17是示出本发明的发明人实施的针对图8的多相滤波器的仿真结果的图。在这种情况下，虽然在以频率3GHz为中心的频带中两个输出信号的相位差高精度地成为了 90°，但是在1.5GHz附近相位差小于90°。因此，不优选在1. 5GHz频带使用该多相滤波
器，频带变窄。在图13的多相滤波器中，优选的是，设定电阻R1、R2和电容Cl、Cla、C2，以使三种截止频率Fcl、Fcla、Fc2Fcl = 1/2 π RlClFcla = 1/2 JiRl (Cl+Cla)Fc2 = 1/2 π R2C2满足如下的关系。Fc2_Fcla = Fcl_Fc2通过如此设定，能够使图15的频率特性的高频带LO(H)情况的特性和低频带 LO(L)情况的特性以频率Fc2为中心左右对称。由此，多相滤波器能够在高频带模式和低频带模式具有同等的特性。图18是本实施方式的其他的多相滤波器的电路图。该多相滤波器除了具有初级的滤波器PPF1，还具有从第二级的滤波器PPF2到第N级的滤波器PPi^n，整体上是N级(N 次)构成。初级的滤波器PPFl具有与图13的初级的滤波器PPFl相同的构成，第二级 第 N级滤波器PPF2 PPi^n具有与图13的第二级滤波器PPF2相同的构成，但是电阻值和电容值不同。
并且，只有初级多相滤波器PPFl具有电阻Rl、主电容Cl和副电容Cla，能够通过开关信号xs、S切换到高的截止频率Fcl、或者低的截止频率Fcla。另外，第二级 第N级滤波器PPF2 PPi^n中的每一个的电阻值或者电容值不同，具有分别稍微偏移的截止频率 Fc2 Fen。而且，与图13同样地，输入2相的输入信号，生成4相的输出信号。图19是示出图18的多相滤波器的频率特性的图。设定各滤波器的电阻值和电容值，以使得初级的滤波器PPFl的两个截止频率Fcl、Fcla分别成为最大频率和最小频率、第二级 第N级的滤波器PPF2 PPi^n的截止频率Fc2 Fcn分散于其间的频率区域。初级滤波器PPFl的两个截止频率成为Fcl = 1/2 π RlClFcla = 1/2 π Rl (Cl+Cla)，并且，第二级 第N级的滤波器PPF2 PPi^n的截止频率Fc2 Fcn的平均频率成为Fo2 = (1/(2 π R2C2) +…+1/(2 π RnCn))/(n_l)。并且，通过以开关信号切换初级的滤波器，能够将多相滤波器的动作频带切换成图19中的实线的高频带或虚线的低频带。在该情况下，优选的是，设定各滤波器级的电阻值、电容值，使得满足Fcl_Fo2 = Fo2_Fcla的关系。通过如此设定，多相滤波器能够在高频带模式和低频带模式具有同等的特性。图20是本实施方式的单边带混频器的接收电路的图。该接收电路通过低噪声放大器LNA放大天线AT接收到的接收信号RF，通过下变频混频器DMIX的两个混频器Ml、M2 将放大的信号与第一本振频率信号L0I、L0Q相乘。该第一本振频率信号L0I、L0Q是相位相差90°的余弦波和正弦波。在差分构成的情况下，下变频混频器DMIX包括正相侧的两个混频器Ml、M2和反相侧(负相侧)的两个混频器Ml、M2。并且，正相侧的第一本振频率信号L0I、L0Q和反相侧的第一本振频率信号-L0I、-L0Q分别被提供给对应的两个混频器Ml、 M2。多相滤波器PPF具有与前述的实施方式相同的构成，输入由振荡器10生成的信号(例如单相、2相或者4相的信号)并生成上述的4相的第一本振频率信号L0I、 L0Q,-LOK-LOQ0并且，频率控制电路FCON向多相滤波器PPF提供开关信号XS、S，通过切换开关信号XS、S，将其频带在高频侧和低频侧切换。下变频混频器DMIX的后级的正交解调电路QDEM包括四个混频器M3、M4、M5、M6、 加法器12、减法器13。分别向混频器M3、M6提供第二本振频率信号L0BI，向混频器M4、M5 提供第二本振频率信号L0BQ。这些信号LOBI、LOBQ是相位彼此相差90°的余弦波和正弦波。并且，在正交解调电路QDEM为差分构成的情况下，四个混频器M3 M6分别被设置在正相侧和反相侧，并向正相侧的混频器提供第二本振频率信号L0BI、L0BQ，向反相侧的混频器提供反相的第二本振频率信号-L0BI、-L0BQ。这些4相的第二本振频率信号由分频器DIV生成。另外，向分频器DIV提供由振荡器11生成的信号，分频器生成4相的信号。另外，频率控制电路FCON根据接收信号RF的频带来切换开关信号XS、S，将其频
15带在高频侧和低频侧切换。加法器12的输出和减法器13的输出经由低通滤波器LPF、可变增益放大器、AD转换器ADC被提供给数字处理器14。通过数字处理器14进行接收电路所需要的解码处理等。上述的加法器12也可以是减法器，在这种情况下，减法器13变成加法器。图21是本实施方式中的单边带混频器的发送电路的图。I信号成分和Q信号成分经由可变增益放大器VGA和低通滤波器LPF被提供给正交调制电路QM0D。正交调制电路QMOD包括四个混频器M13 M16，分频器DIV生成的相位相差90°的两个本振频率信号 LO(QMOD)(余弦波和正弦波)被如图所示那样地提供给四个混频器M13 M16。并且，设置有对混频器M13、M15的输出进行加法运算的加法器22和对混频器M14、M16的输出进行减法运算的减法器23。在正交调制电路QMOD为差分构成的情况下，在正相侧和反相侧分别设置四个混频器M13 M16，并提供正相、反相各两个本振频率信号LO(QMOD)。上述的加法器 22可以是减法器，在这种情况下减法器23变成加法器。而且，上变频混频器MIX包括两个混频器M11、M12，并将多相滤波器PPF生成的相位相差90°的两个本振频率信号提供给Mil、M12。在差分构成的情况下，在正相侧和反相侧分别设置两个混频器Mil、M12，将来自多相滤波器PPF的4相的本振频率信号提供给对应的混频器。并且，通过加法器M对混频器Mil、M12的输出进行加法运算，经由功率放大器 PAMP从天线AT发送输出信号RF。通过上述的单边带混频器从该天线AT发送的信号中去除杂散波。也有将该加法器M变成减法器的情况。在该接收电路中，频率控制电路FCON也根据发送信号RF的频带来切换开关信号 XS、S，将其频带在高频侧和低频侧切换。如上述说明的那样，本实施方式的多相滤波器PPF能够在宽的频带，高精度地生成具有90°的相位差的4相信号。另外，将该多相滤波器PPF作为本振频率信号的生成装置来使用的单边带混频器能够接收宽频带的接收信号或者发送宽频带的发送信号。产业上的使用可能性本实施方式的多相滤波器PPF和具有所述多相滤波器PPF的单边带混频器能够用于例如通信装置等。符号说明LOin (0)、LOin ( π )输入信号LOout (0)、LOout ( π /2)、LOout ( π )、LOout (3 π /2) :4 相的输出信号RlO R40:电阻ClO C40:主电容ClOa C40a 副电容B1、B3:输入缓冲器SBl SB4 第一至第四开关缓冲器(三态缓冲器)XS、S:开关信号
权利要求
1.一种多相滤波器，其输入输入信号，并输出4相的第一至第四输出信号，其中，所述多相滤波器包括第一至第四电阻，所述第一至第四电阻分别具有输入端和输出端； 第一主电容，所述第一主电容被设置在所述第一电阻的输出端与所述第四电阻的输入端之间；第二主电容，所述第二主电容被设置在所述第二电阻的输出端与所述第一电阻的输入端之间；第三主电容，所述第三主电容被设置在所述第三电阻的输出端与所述第二电阻的输入端之间；第四主电容，所述第四主电容被设置在所述第四电阻的输出端与所述第三电阻的输入端之间；输入缓冲器，所述输入缓冲器输入所述输入信号并将其分别输出给所述第一至第四电阻的输入端；第一副电容，所述第一副电容与所述第一主电容并列地连接在所述第一电阻的输出端；第一开关缓冲器，所述第一开关缓冲器输入被输入至所述第四电阻的输入端的所述输入信号并将其输出给所述第一副电容；第二副电容，所述第二副电容与所述第二主电容并列地连接在所述第二电阻的输出端；第二开关缓冲器，所述第二开关缓冲器输入被输入至所述第一电阻的输入端的所述输入信号并将其输出给所述第二副电容；第三副电容，所述第三副电容与所述第三主电容并列地连接在所述第三电阻的输出端；第三开关缓冲器，所述第三开关缓冲器输入被输入至所述第二电阻的输入端的所述输入信号并将其输出给所述第三副电容；第四副电容，所述第四副电容与所述第四主电容并列地连接在所述第四电阻的输出端；以及第四开关缓冲器，所述第四开关缓冲器输入被输入至所述第三电阻的输入端的所述输入信号并将其输出给所述第四副电容，其中，从所述第一至第四电阻的输出端分别输出所述第一至第四输出信号， 所述第一至第四开关缓冲器响应开关信号而被控制为输出高阻抗状态或者不是。
2.一种多相滤波器，其输入输入信号，并输出4相的第一至第四输出信号，其中，所述多相滤波器包括第一级滤波器单元电路，所述第一级滤波器单元电路输入所述输入信号并输出4相的信号；以及第二级滤波器单元电路，所述第二级滤波器单元电路输入由所述第一级滤波器单元电路输出的4相的信号，所述第一级、第二级滤波器单元电路分别包括 第一至第四电阻，所述第一至第四电阻分别具有输入端和输出端；第一主电容，所述第一主电容被设置在所述第一电阻的输出端与所述第四电阻的输入端之间；第二主电容，所述第二主电容被设置在所述第二电阻的输出端与所述第一电阻的输入端之间；第三主电容，所述第三主电容被设置在所述第三电阻的输出端与所述第二电阻的输入端之间；以及第四主电容，所述第四主电容被设置在所述第四电阻的输出端与所述第三电阻的输入端之间，所述第一级滤波器单元电路包括输入缓冲器，所述输入缓冲器输入所述输入信号并将其分别输出给所述第一至第四电阻的输入端；第一副电容，所述第一副电容与所述第一主电容并列地连接在所述第一电阻的输出端；第一开关缓冲器，所述第一开关缓冲器输入被输入至所述第四电阻的输入端的所述输入信号并将其输出给所述第一副电容；第二副电容，所述第二副电容与所述第二主电容并列地连接在所述第二电阻的输出端；第二开关缓冲器，所述第二开关缓冲器输入被输入至所述第一电阻的输入端的所述输入信号并将其输出给所述第二副电容；第三副电容，所述第三副电容与所述第三主电容并列地连接在所述第三电阻的输出端；第三开关缓冲器，所述第三开关缓冲器输入被输入至所述第二电阻的输入端的所述输入信号并将其输出给所述第三副电容；第四副电容，所述第四副电容与所述第四主电容并列地连接在所述第四电阻的输出端；以及第四开关缓冲器，所述第四开关缓冲器输入被输入至所述第三电阻的输入端的所述输入信号并将其输出给所述第四副电容，其中，从所述第二级单元滤波器电路的所述第一至第四电阻的输出端分别输出所述第一至第四输出信号，所述第一至第四开关缓冲器响应开关信号而被控制为输出高阻抗状态或者不是。
3.根据权利要求1或2所述的多相滤波器，其中，所述输入信号包括相位彼此不同的第一、第二输入信号，所述输入缓冲器包括第一输入缓冲器，所述第一输入缓冲器输入所述第一输入信号并将该第一输入信号输出给所述第一以及第二电阻的输入端子；以及第二输入缓冲器，所述第二输入缓冲器输入所述第二输入信号并将该第二输入信号输出给所述第三以及第四电阻的输入端子。
4.根据权利要求1或2所述的多相滤波器，其中，所述输入信号包括相位彼此不同的第一至第四输入信号，所述输入缓冲器包括第一至第四输入缓冲器，所述第一至第四输入缓冲器分别输入所述第一至第四输入信号并将该第一至第四输入信号分别输出给所述第一至第四电阻的输入端子。
5.根据权利要求2所述的多相滤波器，其中，所述第一级单元滤波器电路的所述主电容和副电容的电容被设定为使得对应于所述第一级单元滤波器电路的所述电阻和主电容的第一频率与对应于所述第二级滤波器单元电路的所述电阻和主电容的第二频率之间的差，和对应于所述第一级单元滤波器电路的所述电阻和主电容以及副电容的第三频率与所述第二频率之间的差相等。
6.根据权利要求2所述的多相滤波器，还包括与所述第二级单元滤波器电路的输出连接的第三级至第N级单元滤波器电路， 其中，从所述第N级单元滤波器电路的所述第一至第四电阻的输出端分别输出所述第一至第四输出信号，所述第一级单元滤波器电路的所述主电容和副电容的电容被设定成使得对应于所述第一级单元滤波器电路的所述电阻和主电容的第一频率与对应于所述第二级至第N级的单元滤波器电路的所述电阻和主电容的第二至第N频率的平均频率之间的差，和对应于所述第一级单元滤波器电路的所述电阻和主电容以及副电容的第三频率与所述平均频率之间的差相等。
7.根据权利要求1或2所述的多相滤波器，其中，所述输入缓冲器的驱动能力和所述第一至第四开关缓冲器的驱动能力之比与所述主电容和所述副电容的电容比相等。
8.一种多相滤波器，所述多相滤波器输入相位彼此不同的第一、第二输入信号，并输出 4相的第一至第四输出信号，其中，所述多相滤波器包括第一至第四电阻，所述第一至第四电阻分别具有输入端和输出端； 第一主电容，所述第一主电容被设置在所述第一电阻的输出端与所述第四电阻的输入端之间；第二主电容，所述第二主电容被设置在所述第二电阻的输出端与所述第一电阻的输入端之间；第三主电容，所述第三主电容被设置在所述第三电阻的输出端与所述第二电阻的输入端之间；第四主电容，所述第四主电容被设置在所述第四电阻的输出端与所述第三电阻的输入端之间；第一缓冲器，所述第一缓冲器输入所述第一输入信号并将其输出给所述第一以及第二电阻的输入端；第二缓冲器，所述第二缓冲器输入所述第二输入信号并将其输出给所述第三以及第四电阻的输入端；第一副电容，所述第一副电容与所述第一主电容并列地连接在所述第一电阻的输出端；第一开关缓冲器，所述第一开关缓冲器输入所述第二输入信号并将其输出给所述第一副电容；第二副电容，所述第二副电容与所述第二主电容并列地连接在所述第二电阻的输出端；第二开关缓冲器，所述第二开关缓冲器输入所述第一输入信号并将其输出给所述第二副电容；第三副电容，所述第三副电容与所述第三主电容并列地连接在所述第三电阻的输出端；第三开关缓冲器，所述第三开关缓冲器输入所述第一输入信号并将其输出给所述第三副电容；第四副电容，所述第四副电容与所述第四主电容并列地连接在所述第四电阻的输出端；以及第四开关缓冲器，所述第四开关缓冲器输入所述第二输入信号并将其输出给所述第四副电容，其中，从所述第一至第四电阻的输出端分别输出所述第一至第四输出信号， 所述第一至第四开关缓冲器响应开关信号而被控制为输出高阻抗状态或者不是
9. 一种多相滤波器，所述多相滤波器输入相位彼此不同的第一至第四输入信号，并输出4相的第一至第四输出信号，其中，所述多相滤波器包括第一至第四电阻，所述第一至第四电阻分别具有输入端和输出端； 第一主电容，所述第一主电容被设置在所述第一电阻的输出端与所述第四电阻的输入端之间；第二主电容，所述第二主电容被设置在所述第二电阻的输出端与所述第一电阻的输入端之间；第三主电容，所述第三主电容被设置在所述第三电阻的输出端与所述第二电阻的输入端之间；第四主电容，所述第四主电容被设置在所述第四电阻的输出端与所述第三电阻的输入端之间；第一至第四缓冲器，所述第一至第四缓冲器分别输入所述第一至第四输入信号并将该第一至第四输入信号分别输出给所述第一至第四电阻的输入端；第一副电容，所述第一副电容与所述第一主电容并列地连接在所述第一电阻的输出端；第一开关缓冲器，所述第一开关缓冲器输入所述第四输入信号并将其输出给所述第一副电容；第二副电容，所述第二副电容与所述第二主电容并列地连接在所述第二电阻的输出端；第二开关缓冲器，所述第二开关缓冲器输入所述第一输入信号并将其输出给所述第二副电容；第三副电容，所述第三副电容与所述第三主电容并列地连接在所述第三电阻的输出端；第三开关缓冲器，所述第三开关缓冲器输入所述第二输入信号并将其输出给所述第三副电容；第四副电容，所述第四副电容与所述第四主电容并列地连接在所述第四电阻的输出端；以及第四开关缓冲器，所述第四开关缓冲器输入所述第三输入信号并将其输出给所述第四副电容，其中，从所述第一至第四电阻的输出端分别输出所述第一至第四输出信号，所述第一至第四开关缓冲器响应开关信号而被控制为输出高阻抗状态或者不是。
10.一种接收侧单频带混频器，包括权利要求1、2、5、6、8、9中任一项所述的多相滤波器，第一本振频率信号作为所述输入信号被输入至所述多相滤波器；下变频混频器，所述下变频混频器包括第一混频器和第二混频器，其中，所述第一混频器将高频输入信号与所述多相滤波器的第一或第三输出信号相乘，或者将高频输入信号与所述多相滤波器的第一以及第三输出信号相乘，所述第二混频器将所述高频输入信号与所述多相滤波器的第二或第四输出信号相乘，或者将所述高频输入信号与所述多相滤波器的第二以及第四输出信号相乘；以及正交解调电路，所述正交解调电路包括第三、第四混频器，所述第三、第四混频器分别将所述第一、第二混频器的输出与第二本振频率信号相乘；第一加减法器，所述第一加法器将所述第三、第四混频器的输出相加或相减来输出I信号；第五、第六混频器，所述第五、第六混频器分别将所述第一、第二混频器的输出与所述第二本振频率信号相乘；以及第二加减法器，所述第二加减法器将所述第五、第六混频器的输出相减或相加来输出Q信号。
11.根据权利要求10所述的接收侧单频带混频器，还包括频带控制单元，所述频带控制单元根据接收频带，向所述第一至第四开关缓冲器提供所述开关信号，以将所述第一至第四开关缓冲器控制为所述高阻抗状态或者不是。
12.一种发送侧单频带混频器，包括正交调制电路，所述正交调制电路包括第三、第四混频器，所述第三、第四混频器分别将I信号与第二本振频率信号相乘；第五、第六混频器，所述第五、第六混频器分别将Q信号与所述第二本振频率信号相乘；第一加减法器，所述第一加法器将所述第三和第五混频器的输出相加或相减；以及第二加减法器，所述第二加法器将所述第四和第六混频器的输出相减或相加；权利要求1、2、5、6、8、9中任一项所述的多相滤波器，第一本振频率信号作为所述输入信号被输入至所述多相滤波器；以及上变频混频器，所述上变频混频器包括第一混频器和第二混频器，其中，所述第一混频器将所述第一加减法器的输出信号与所述多相滤波器的第一或者第三输出信号相乘，或者将所述第一加减法器的输出信号与所述多相滤波器的第一以及第三输出信号相乘，所述第二混频器将所述第二加减法器的输出信号与所述多相滤波器的第二或第四输出信号相乘， 或者将所述第二加减法器的输出信号与所述多相滤波器的第二以及第四输出信号相乘。
13.根据权利要求12所述的发送侧单频带混频器，还包括频带控制单元，所述频带控制单元根据发送频带，向所述第一至第四开关缓冲器提供所述开关信号，以将所述第一至第四开关缓冲器控制为所述高阻抗状态或者不是。
全文摘要
一种4相滤波器，其具有四个单元滤波器，每个单元滤波器具有被输入输入信号的电阻和主电容，并经由开关缓冲器向与各单元滤波器的主电容并列设置的副电容提供输入信号，并能够根据开关缓冲器是否处于输出高阻抗状态来转换动作频带。
文档编号H04B1/26GK102474236SQ20098016033
公开日2012年5月23日 申请日期2009年7月6日 优先权日2009年7月6日
发明者大石和明 申请人:富士通株式会社