专利名称：一种实现v.24接口复用器固定转发时延的装置的制作方法
技术领域：
本发明属于复用器固定转发时延技术，具体涉及一种实现V. 24接口复用器固定 转发时延的装置。
背景技术：
V. 24接口到成帧El数据复用器的原理是利用成帧El的30个数据时隙(CAS方 式)或者31个数据时隙(CCS方式)中的1 2个时隙将V.24接口的数据复用到El传输 链路上，在对端用相反的方式将V. 24数据从成帧El的时隙中取出并还原。V. 24信号可以 是同步信号，速率为64kbps或者128kbps，也可以是异步信号，速率为IOObps到19200bps 之间，可以是标准波特率或者自定义的速率。V. 24 接 口符合 ITU-T V. 24 标准，El 符合 ITU-T G . 703、G. 704 标准。传统的复用器能保证V. 24数据在El线路上无误码传输，问题在于V. 24数据由 64KHz或者128KHZ抽样，然后复用到El的指定时隙，在这个过程中，V. 24数据传输的时刻 与El帧传输的时刻没有直接关系，从而导致传输时延不能保证。具体表现在同型号的两 台复用器，两者的转发时延不相同；同一台复用器，每两次上电其转发时延也不一致，在极 端情况下，转发时延变化在125uS (—个El帧周期)。在需要固定转发延时的场合，传统的 复用器不能适用。
发明内容
本发明的目的在于克服现有技术的不足，提出了一种实现V. 24接口复用器固定 转发时延的装置，使从V. 24到El的传输时延抖动控制在IuS内，有效降低端到端的时延补 偿误差，实现网内时钟同步。为了实现本发明的目的，采用的技术方案如下—种实现V. 24接口复用器固定转发时延的装置，包含以下模块PLL锁相环倍频/分频模块；边沿/码型捕获模块；计数器/时钟发生器模块一；V.24/E1 复用模块；E1接口模块——NRZ码/HDB3码变换；E1接口模块——HDB3码/NRZ码变换；El时钟/帧同步恢复模块；E1/V.24解复用模块；以及计数器/时钟发生器模块二。所述PLL锁相环倍频/分频模块与外部时钟2MHz相连，为边沿/码型捕获模块和 计数器/时钟发生器模块一提供所需的8MHz时钟。所述边沿/码型捕获模块与V. 24码流相连，利用8MHz时钟对V. 24码流边沿进行采样，采样结果作为码型同步信号触发计数器/时钟发生器模块一清零。所述计数器/时钟发生器模块一与PLL锁相环倍频/分频模块和边沿/码型捕获 模块连接，利用8MHz时钟产生三种内部时钟，并利用码型同步信号对计数器清零，达到各 内部时钟相位同步的效果。所述V. 24/E1复用模块与V. 24码流相连，将V. 24数据复用到El的指定时隙进行 传输。所述El接口模块——NRZ码/HDB3码变换与V. 24/E1复用模块和计数器/时钟 发生器模块一相连，利用El发送时钟4MHz和El发送帧同步SKHz将PCM码流的码型从NRZ 码变换成HDB3码，发送到El传输线。所述El接口模块——HDB3码/NRZ码变换从El传输线接收数据，将HDB3码变换 成NRZ码，完成码型变换。所述El时钟/帧同步恢复模块与El传输线相连，从El信号产生线 路恢复时钟 2MHz和线路恢复帧同步8KHz，所述E1/V. 24解复用模块与El接口模块——HDB3码/NRZ码变换和计数器/时钟 发生器模块二相连，利用V. 24发送时钟64KHz/128KHz从PCM码流的指定时隙恢复出V. 24 数据。所述计数器/时钟发生器模块二与El时钟/帧同步恢复模块相连，利用线路恢复 时钟2MHz进行计数产生V. 24发送时钟64KHz/128KHz，并且利用线路恢复帧同步8KHz对计 数器进行清零，使V. 24发送时钟64KHz/128KHz和线路恢复帧同步SKHz相位同步。本发明同时要求V. 24信号电平转换(RS232<_>TTL)集成电路的转换时延小于 0. 2uS，避免恶化整体转发时延指标。本发明的技术特点体现在V. 24接口到El接口的传输时延抖动控制在IuS内，有 效降低端到端的时延补偿误差，实现网内时钟同步。
图1为本发明的结构示意图；图2为本发明的两台设备对接组网应用示意图。
具体实施例方式下面结合附图对本发明做进一步的说明。本发明的结构示意图如图1所示，使用可编程门阵列(FPGA)技术，FPGA包含以下 模块PLL锁相环倍频/分频模块、边沿/码型捕获模块、计数器/时钟发生器模块一、V. 24/ El复用模块、El接口模块——NRZ码/HDB3码变换、El接口模块——HDB3码/NRZ码变换、 El时钟/帧同步恢复模块、E1/V. 24解复用模块和计数器/时钟发生器模块二。(1)所述PLL锁相环倍频/分频模块的功能是从外部获取标准2MHz时钟 (2048000Hz 士 50ppm)，并在模块内部倍频至8MHz，输出至时钟发生器一产生内部时钟，同时 输出至边沿/码型捕获模块进行边沿捕获；(2)所述时钟发生器一模块利用8MHz产生三种内部时钟E1发送时钟4MHz、E1发 送帧同步脉冲8KHz、V. 24数据采样时钟64KHz或128KHz。并且，此模块利用边沿/码型捕获模块产生的码型同步信号对计数器清零，达到三种内部时钟相位同步；(3)所述边沿/码型捕获模块利用8MHz时钟对V. 24码流边沿进行采样，将采样结 果作为触发将时钟发生器一模块的计数值清零，达到上述三种内部时钟同步的效果；(4)所述V. 24/E1复用模块利用时钟发生器一产生的V. 24数据采样时钟64KHz或 128KHz对V. 24码流进行采样，并将数据复用到El的指定时隙进行传输，输出PCM码流到 El接口模块——NRZ码/HDB3码变换。(5)所述E1接口模块——NRZ码/HDB3码变换将PCM码流的码型从NRZ码变换成 HDB3码，发送到El传输线进行传输。(6)所述El接口模块——HDB3码/NRZ码变换利用El时钟/帧同步恢复模块产 生的线路恢复时钟2MHz (2048000Hz 士50ppm)和线路恢复帧同步8KHz，从El传输线接收数 据，并将其码型从HDB3码转换成NRZ码，输出PCM码流到E1/V. 24解复用模块进行解复用处理。(7)所述El时钟/帧同步恢复模块从El传输线产生线路恢复时钟2MHz和线路恢 复帧同步8KHz，输出至El接口模块——HDB3码/NRZ码变换进行解码，同时输出至计数器/ 时钟发生器模块二产生V. 24数据发送时钟64KHz或128KHz，并且线路恢复帧同步SKHz对 计数器/时钟发生器模块二的计数器进行清零，使V. 24数据发送时钟64KHz或128KHZ的 相位与线路恢复帧同步SKHz相位同步。(8)所述E1/V. 24解复用模块利用V. 24数据发送时钟64KHz或128KHz对PCM码 流进行解复用，从El指定时隙恢复出V. 24码流。(9)所述计数器/时钟发生器模块二利用线路恢复时钟2MHz进行计数器，产生 V. 24数据发送时钟64KHz或128KHz，同时利用线路恢复帧同步SKHz对计数器进行清零，使 使V. 24数据发送时钟64KHz或128KHz的相位与线路恢复帧同步SKHz相位同步。如附图2所示，两台应用本发明的设备A和B在遥远的两地成对使用，V. 24异步 数据通过两台设备传输并在远端环回，可以实现对远距离两个站点进行传输时延测试，其 工作原理如下V. 24异步数据发生器产生的V. 24信号从设备A的V. 24接口输入(图中标注χ)， 经过设备A复用后通过El传输线，到达设备B后解复用从V. 24接口输出，而设备B的V. 24 接口是环回的，此信号从设备B的V. 24接口输入，经过设备B复用后通过El传输线，返回 设备A解复用从V. 24接口输出(图中标注y)。上述V. 24信号进行了一次往返传输(即从χ到y —次)，其时延等于(V. 24到El 的转发时延+El到V. 24的转发时延)X2+E1传输时延。由于设备A和设备B均使用了本发明，V. 24接口与El接口的转发时延是固定的， 因此只要测量上述X和y之间的时延差，就可以确定El传输时延。将设备A和设备B用短 传输线直接相连(即令El传输时延为0)，那么χ和y之间的时延差等于设备固定转发时延 的2倍。当设备A和设备B位于遥远的两地时，测量El传输时延的意义在于为网内各种通 信设备提供路径时延补偿的基准值，从而实现网内时钟同步。
权利要求
一种实现V.24接口复用器固定转发时延的装置，其特征在于包括PLL锁相环倍频/分频模块、边沿/码型捕获模块、计数器/时钟发生器模块一、V.24/E1复用模块、E1接口模块——NRZ码/HDB3码变换、E1接口模块——HDB3码/NRZ码变换、E1时钟/帧同步恢复模块、E1/V.24解复用模块以及计数器/时钟发生器模块二。
2.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述PLL锁相环倍频/分频模块与外部时钟2MHz相连，为边沿/码型捕获模块和计数器/ 时钟发生器模块一提供所需的8MHz时钟。
3.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述边沿/码型捕获模块与V. 24码流相连，利用8MHz时钟对V. 24码流边沿进行采样，采 样结果作为码型同步信号触发计数器/时钟发生器模块一清零。
4.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述计数器/时钟发生器模块一与PLL锁相环倍频/分频模块和边沿/码型捕获模块连接， 利用8MHz时钟产生三种内部时钟，并利用码型同步信号对计数器清零，达到各内部时钟相 位同步的效果。
5.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述V. 24/E1复用模块与V. 24码流相连，将V. 24数据复用到E1的指定时隙进行传输。
6.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述E1接口模块——NRZ码/HDB3码变换与V. 24/E1复用模块和计数器/时钟发生器模 块一相连，利用E1发送时钟4MHz和E1发送帧同步8KHz将PCM码流的码型从NRZ码变换 成HDB3码，发送到E1传输线。
7.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在 于所述E1接口模块——HDB3码/NRZ码变换从E1传输线接收数据，将HDB3码变换成NRZ 码，完成码型变换。
8.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述E1时钟/帧同步恢复模块与E1传输线相连，从E1信号产生线路恢复时钟2MHz和线 路恢复帧同步8KHz。
9.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在于 所述E1/V. 24解复用模块与E1接口模块——HDB3码/NRZ码变换和计数器/时钟发生器 模块二相连，利用V. 24发送时钟64KHz/128KHz从PCM码流的指定时隙恢复出V. 24数据。
10.根据权利要求1所述的一种实现V.24接口复用器固定转发时延的装置，其特征在 于所述计数器/时钟发生器模块二与E1时钟/帧同步恢复模块相连，利用线路恢复时钟 2MHz进行计数产生V. 24发送时钟64KHz/128KHz，并且利用线路恢复帧同步8KHz对计数器 进行清零，使V. 24发送时钟64KHz/128KHz和线路恢复帧同步8KHz相位同步。
全文摘要
本发明提供一种实现V.24接口复用器固定转发时延的装置，其装置包括PLL锁相环倍频/分频模块、边沿/码型捕获模块、计数器/时钟发生器模块一、V.24/E1复用模块、E1接口模块——NRZ码/HDB3码变换、E1接口模块——HDB3码/NRZ码变换、E1时钟/帧同步恢复模块、E1/V.24解复用模块以及计数器/时钟发生器模块二，本发明通过各个模块之间的协同工作，使从V.24到E1的传输时延抖动控制在1uS内，有效降低端到端的时延补偿误差，实现网内时钟同步。
文档编号H04J3/02GK101834683SQ20101013283
公开日2010年9月15日 申请日期2010年3月24日 优先权日2010年3月24日
发明者林少锋, 项凌骏, 黄琦 申请人:珠海市佳讯实业有限公司