专利名称：一种适用于大幅面高位深灰阶遥感图像的快视系统的制作方法
技术领域：
本发明涉及遥感、地理信息、全球定位技术领域，尤其涉及一种用于大幅面高位深 灰阶遥感图像的快视系统。
背景技术：
3S技术是遥感、地理信息系统、全球定位系统的统称。本发明主要应用于3S领域 中的遥感领域，大幅面高位深灰阶遥感卫星图像的全幅面无失真显示是该技术领域的研究 热点。其中最难处理的有两种情况接收到遥感卫星图像后，实现大幅面高分辨率高位深数 字图像的无抽样全幅面显示；实现大幅面高分辨率高位深数字图像的高位深灰阶无失真显
7J\ ο传统的遥感卫星图像的采集、显示是采用图像采集卡+高性能工作站+普通IXD 显示器的方案，其中高性能工作站作为主控制器，通过控制图像采集卡实现卫星图像获取， 将图像数据输出到显示器上便于观测，一般来说一台高性能的工作站可驱动2台IXD的显 示器，常用的IXD显示器分辨率最大支持1920*1080，最大量化位深为8bits，也就是能够同 时观测的最大像数点为1920*2*1080，位深为8bits灰阶。随着遥感空间探测技术的发展，遥感卫星图像需要具备大幅面和高辐射分辨率等 特点，即要求遥感卫星相机由多片CXD传感器拼接焦面，且每个CXD像元输出的模拟信号经 过IObits甚至12bits位深的量化。如何摆脱传统计算机总线Sbits位深显示驱动限制， 在多个高位深灰阶显示器上拼接实现卫星图像的大幅面无失真显示，是遥感领域急需解决 的问题。
发明内容
针对上述存在的技术问题，本发明的目的是提供一种用于大幅面高位深灰阶遥感 图像的快视系统，以应用在遥感技术领域中的大幅面高分辨率高位深灰阶图像的实时快视 方案并研制出对应的快视设备。为达到上述目的，本发明采用如下的技术方案相机图像接收设备，用于接收8路相机图像数据，将接收到的图像数据进行复接 处理后，基于Cameralink全模式通道以分时复用的方式传输到图像预处理设备；图像预处理设备，用于接收1-4台相机图像接收设备的输出信号，从而实现同时 最大接收32路的图像数据，并根据用户设置可将数据进行抽样、反转、灰度变化等处理，最 终将处理后的数据并行输出；PCIE图像接收卡，安装在高性能的工作站的PCIE插槽上，用于接收图像预处理设 备发送的图像数据，并通过高性能工作站的PCIE总线将数据搬移到工作站的内存中；高性能工作站，其上运行CIDS图像分析处理软件，将接收到的图像数据进行直方 图计算、传函计算、信噪比计算等处理后，把结果输出到本地LCD显示器上，并同时将需要 显示的图像数据通过PCIE总线发送到PCIE图像发送卡；
4
PCIE图像发送卡，安装在高性能的工作站的PCIE插槽上，通过PCIE总线接收高性 能工作站发送的待显示的图像数据，将数据以并行方式传输给高灰阶位深的视频图像分配 器；高灰阶位深的视频图像分配器，用于接收PCIE图像发送卡传送的待显示的图像 数据，并将该数据转换为高灰阶位深专用显示器所规定的图像格式，从而驱动高灰阶位深 专用显示器；高灰阶位深专用显示器。所述相机图像接收设备由8块相机图像接收卡和1块相机图像接收背板组成；所述相机图像接收卡接收LVDS并行输入信号，BLVDS串行输入信号以及ECL串行 输入信号，内部电路主要由串并转换模块、电平转换模块、大规模可编程器件FPGA构成；所述相机图像接收背板通过8个PCIE插槽同时接收8块相机图像接收卡传输来 的数据，内部电路主要由大规模可编程器件FPGA、Cameralink全模式输出模块构成。所述相机图像接收卡中的串并转换模块主要由DS90CR218芯片构成，电平转换模 土夬主要由MC100EP90、MAX9376芯片构成；所述相机图像接收卡、所述相机图像接收背板中的大规模可编程器件均选用 Altera公司的FPGA器件EP2GX60构成。所述图像预处理设备内部电路由4个Cameralink全模式输入接口模块、大规模可 编程器件FPGA、SDRAM缓存模块、USB接口模块构成；Cameralink全模式输入接口模块主要由DS90CR288芯片构成，用于将接收到的串 行LVDS信号转换为并行的LVTTL数据信号；USB接口模块主要由CY7C68013芯片构成，用于接收高性能工作站通过USB2. 0端 口发送的控制命令，并传送给FPGA ；SDRAM缓存模块用于缓存接收到的图像数据，其主要由8片SDRAM芯片 MT48LC32M16 构成。所述PCIE图像接收卡、PCIE图像发送卡均由大规模可编程器件FPGA、可配置输入 输出接口模块、SDRAM缓存模块，PCI-PCIEX4桥接模块构成；大规模可编程器件FPGA的IO 端口直接和可配置输入输出接口模块、SDRAM缓存模块、PCI-PCIEX 4桥接模块相连接；所述大规模可编程器件FPGA选用Altera公司的FPGA器件EP2C70，通过构造逻辑 电路实现与SDRAM缓存模块、PCI-PCIEX4桥接模块以及可配置输入输出接口模块之间的 数据交换；所述可配置输入输出接口模块，用于根据模块中电阻的配置来设置输入或者输出 接口。所述高性能工作站上运行的CIDS图像分析处理软件包括以下模块设备驱动模块位于操作系统核心层，用于PCIE图像接收卡、PCIE图像发送卡、磁 盘阵列驱动和图像预处理设备USB的驱动；数据处理模块作为中间层，负责与设备驱动模块的通讯和人机交互模块控制命令 的接收、发送和数据传输；人机交互模块位于最上层，用于将数据和数据分析处理结果以图像、表格、直方图 和曲线等多种方式呈现，同时接收响应操作人员的键盘输入和鼠标操作。
所述高灰阶位深的视频图像分配器，由1块视频分配器图像接收板和4块视频分 配器DVI驱动板组成；所述视频分配器图像接收板，用于接收PCIE图像发送卡传输来的图像数据，并将 数据传输给视频分配器DVI驱动板；所述视频分配器DVI驱动板，将图像数据转换为高灰阶位深专用显示器所规定的 图像格式输出驱动高灰阶位深专用显示器。所述视频分配器图像接收板，由大规模可编程器件FPGA、并串转换模块构成，其 中所述大规模可编程器件FPGA选用Altera公司的器件EP2C70，通过调用该芯片内部的 memory资源构建4个FIFO模块，EP2C70直接接收以帧为格式的LVDS并行图像信号；所述并串转换模块，主要由DS90CR217芯片构成，用于将EP2C70传送来的LVTTL 并行数据转换为BLVDS串行信号。所述视频分配器DVI驱动板，由大规模可编程器件FPGA、串并转换模块、SDRAM缓 存模块、DVI驱动模块构成；其中，所述串并转换模块主要由DS90CR218芯片构成，其用于将BLVDS串行输入信 号转换为并行的LVTTL信号；所述SDRAM缓存模块用于缓存接收到的图像数据，其主要由 12片SDRAM芯片MT48LC32M16构成；所述大规模可编程器件FPGA选用Altera公司的FPGA 器件EP2C70构成；所述DVI驱动模块主要由芯片TFP410组成。本发明具有以下优点和积极效果不仅可以实现普通相机图像的处理与快视，而且填补了国内无法实现大幅面高位 深灰阶遥感图像的无失真大幅面快视显示的技术空白。
图1是本发明提供的大幅面高位深灰阶遥感图像的快视系统结构框图。图2是本发明中相机图像接收设备的内部结构框图。图3是本发明中图像预处理设备的电路原理框图。图4是本发明中PCIE图像接收卡、发送卡的电路原理框图。图5是本发明中PCIE图像接收卡、发送卡中可配置输入输出接口模块的电路原理 框图。图6是本发明中高性能工作站上CIDS图像分析处理软件的框架图。图7是本发明中高灰阶位深的视频图像分配器的内部结构框图。
具体实施例方式下面以具体实施例结合附图对本发明作进一步说明如图1所示，本发明提供的大幅面高位深灰阶遥感图像的快视系统有两种工作模 式图像实时预览模式和图像回放漫游模式，下面分别对两种不同工作模式下的系统结构 予以详细描述在图像实时预览模式下，每台相机图像接收设备101、102、103、104最大支持8路 12bits灰阶位深遥感图像数据的接收，相机图像接收设备101、102、103、104将接收到的图 像数据进行复接处理后，基于Cameralink全模式通道以分时复用的方式传输到图像预处
6理设备105 ；每台图像预处理设备105最多连接4台相机图像接收设备101、102、103、104， 即最大支持32路遥感图像数据的同时接收，图像预处理设备105通过标准的USB2. 0接口 与高性能工作站107相接连，根据接收到工作参数对图像数据进行抽样、反转、灰度变化等 处理，并将感兴趣区域的图像数据并行输出；PCIE图像接收卡106安装在高性能工作站107 的PCIE插槽上，用于接收图像预处理设备105发送的图像数据，并通过高性能工作站107 的PCIE总线将数据搬移到工作站的内存中；高性能工作站107上运行自主研制的CIDS图 像分析处理软件，在对图像数据进行统计分析后，将用户感兴趣的数据发送到工作站的显 存中实现本地快视显示，与此同时将相同的数据通过PCIE总线发送给PCIE图像发送卡108 以实现遥感卫星图像的大幅面无灰阶失真的快视显示，另外原始图像数据和相关处理结果 也可通过高性能工作站107的RAIDO阵列控制器存储到本地磁盘阵列中；PCIE图像发送 卡108通过PCIE总线接收到待显示的图像数据后将数据以并行模式传输给高灰阶位深的 视频图像分配器109 ；高灰阶位深的视频图像分配器109最大支持4台高灰阶位深专用显 示器的同时驱动显示，其在接收到图像数据后，将数据转换为高灰阶位深专用显示器110、 111、112、113所规定的图像格式，通过标准的DVI-D接口直接驱动高灰阶位深专用显示器 110、111、112、113 ；在本发明中，高灰阶位深专用显示器110、111、112、113采用EIZO公司的 12bits灰阶的专用显示器G33，其最大支持分辨率为2048*1536,4台G33同时使用从而实 现12bits灰阶的分辨率为8192*1536的大幅面遥感图像的全幅面无灰阶失真的快视显示。在图像回放漫游模式下，高性能工作站上运行自主研制的CIDS图像分析处理软 件，从本地磁盘阵列中读取保存的图像数据，通过PCIE图像发送卡108发送给高灰阶位深 的视频图像分配器109，从而直接驱动4台高灰阶位深专用显示器110、111、112、113，回放 漫游显示大幅面高灰阶位深的遥感图像。图2是本发明中相机图像接收设备的内部结构框图，相机图像接收设备由8块相 机图像接收卡(#1、#2、#3、#4、#5、#6、#7、#8)和1块相机图像接收背板210组成相机图 像接收卡(#1、#2、#3、#4、#5、#6、#7、#8)用于接收不同电平格式的图像数据；相机图像接 收背板210用于将8块相机图像接收卡接收到的数据进行数据复接，并以Cameralink全模 式标准输出。相机图像接收卡(#1、#2、#3、#4、#5、#6、#7、#8)可接收LVDS并行输入信号201， BLVDS串行输入信号202以及ECL串行输入信号203，内部电路主要由串并转换模块204，电 平转换模块205，大规模可编程器件FPGA206构成。大规模可编程器件FPGA206的IO端口直接和串并转换模块204、电平转换模 块205相连接，采用硬件描述语言直接构造接口逻辑电路已实现大规模可编程逻辑器件 FPGA206对串并转换模块204的控制。串并转换模块204主要由DS90CR218芯片构成，其用于将BLVDS串行输入信号202 转换为并行的LVTTL信号。电平转换模块205主要由MC100EP90、MAX9376芯片构成，其用于将输入的ECL电 平信号转换为LVDS电平信号。大规模可编程器件206选用Altera公司的FPGA器件EP2GX60，该器件含有丰富的 功能可配置的输入输出端口(10端口)，其中一部分IO端口设置为LVTTL信号输入端口，用 于直接连接DS90CR218输出的LVTTL信号；一部分IO端口设置为高速LVDS的接收端口，用于直接接收LVDS并行输入信号；另外还可以通过IPCORE直接调用EP2GX60中的解串器，用 于接收已转换为LVDS串行信号的ECL串行输入信号。EP2GX60接收信号后将数据以Rapid IO协议通过PCIE接口 207传输到相机图像接收背板210。相机图像接收背板210通过8个PCIE插槽可同时接收8块相机图像接收卡(#1、 #2、#3、#4、#5、#6、#7、#8)传输来的数据，内部电路主要由大规模可编程器件FPGA209、 Cameralink全模式输出模块211构成。大规模可编程器件209选用Altera公司的FPGA器件EP2GX60，通过调用该芯片 内部的Rapid IO接收模块同时接收8块相机图像接收卡传输来的数据并缓存到其内部的 FIFO模块中，然后在输出控制模块的控制下将数据以时分复用的方式并行输出。Cameralink全模式输出模块211主要由DS90CR287芯片构成，其用于将EP2GX60 传送来的并行数据转换为Cameralink全模式标准输出。图3是本发明中图像预处理设备的电路原理框图，图像预处理设备最大支持 与4台相机图像接收设备相连接，内部电路由Cameralink全模式输入接口模块301、 Cameral ink全模式输入接口模块302、Cameral ink全模式输入接口模块303、Cameral ink全 模式输入接口模块304、USB接口模块305、SDRAM缓存模块306、大规模可编程器件FPGA307 构成。Cameralink全模式输入接口模块301、302、303、304的结构相同，其主要由 DS90CR288芯片构成，用于将接收到的串行LVDS信号转换为并行的LVTTL数据信号。USB接口模块305用于接收高性能工作站107通过USB2. 0端口发送的控制命令， 并传送给FPGA307，其主要由CY7C68013芯片构成。SDRAM缓存模块306用于缓存接收到的图像数据，其主要由8片SDRAM芯片 MT48LC32M16构成，为了提高工作效率，在FPGA的控制下，8片MT48LC32M16芯片以乒乓机 制进行工作，从而保证了数据读写操作的同时进行。大规模可编程器件FPGA307同样选用Altera公司的FPGA器件EP2GX60，通过构造 逻辑电路，同时接收4个Cameralink全模式输入通道的数据，并缓存到SDRAM模块306中， 然后根据USB接口模块305接收到的来自高性能工作站107的控制命令，对图像数据进行 抽样、反转、灰度变化等处理，将用户感兴趣的数据以并行LVDS数据格式输出。图4是本发明中PCIE图像接收卡、发送卡的电路原理框图。PCIE图像接收卡用于 接收图像预处理设备发送的图像数据，并通过高性能工作站的PCIE总线将数据搬移到工 作站的内存中。PCIE图像发送卡通过PCIE总线接收高性能工作站发送的待显示的图像数 据，将数据以并行方式传输给高灰阶位深的视频图像分配器。PCIE图像接收卡、发送卡的电 路设计完全一致，由大规模可编程器件FPGA401、可配置输入输出接口模块402、SDRAM缓存 模块403，PCI-PCIEx4桥接模块404构成。大规模可编程器件FPGA401的IO端口直接和可配置输入输出接口模块402、SDRAM 缓存模块403、PCI-PCIEX4桥接模块404相连接，采用硬件描述语言直接构造接口逻辑电 路已实现大规模可编程逻辑器件FPGA401对SDRAM缓存模块403、PCI_PCIEx4桥接模块404 的控制。大规模可编程器件FPGA401选用Altera公司的FPGA器件EP2C70，通过构造逻辑 电路实现与SDRAM缓存模块403、PCI-PCIEx4桥接模块404以及可配置输入输出接口模块
8402之间的数据交换。可配置输入输出接口模块402，用于根据模块中电阻的配置来设置输入或者输出 接口。Altera公司的FPGA器件EP2C70含有大量丰富的LVDS收发器，如图5 (a) (b)所示， 同一对差分管脚AD2，AD3在不同的电阻配置下，呈现出不同的输入和输出功能，当差分管 脚AD2、AD3之间连接一个100欧的电阻Rl时，差分管脚AD2、AD3设置为LVDS输入管脚；当 差分管脚AD2、AD3之间连接一个π型电阻(R2 = 120欧，R3 = 170欧，R4 = 120欧)时， 差分管脚AD2、AD3设置为LVDS输出管脚。根据上述分析，可配置输入输出接口模块的电路 原理图如图5(c)所示，当R5 = 0欧，R6 = 100欧，R7 = 0欧时，可配置输入输出接口模块 被设置为LVDS输入接口模块，即该卡被配置成PCIE图像接收卡；当R5 = 120欧，R6 = 170 欧，R7 = 120欧时，可配置输入输出接口模块被设置为LVDS输出接口模块，即该卡被配置 成PCIE图像发送卡。SDRAM缓存模块403用于缓存接收到的图像数据，其主要由8片SDRAM芯片 MT48LC32M16构成，为了提高工作效率，在FPGA的控制下，8片MT48LC32M16芯片以乒乓机 制进行工作，从而保证了数据读写操作的同时进行。PCI-PCIEx4桥接模块404主要由百利通公司的PCIX桥接芯片PI7C9X130构成。 当该卡工作在接收模式下时，PCI-PCIEx4桥接模块用于将FPGA以PCI协议发送的数据转 换为PCIEx4协议数据，并传输到高性能工作站的内存中。当该卡工作在发送模式下时， PCI-PCIEx4桥接模块用于将高性能工作站以PCIEx4协议发送的数据转换为PCI协议的数 据，由FPGA内构造的PCI逻辑功能模块来接收数据，并予以输出。图6是本发明的软件框架图，本发明的软件采用分层、模块化和并行处理的软件 架构以满足对海量数据高速显示、分析处理的要求。系统软件模块主要分为三层设备驱 动层、数据处理层和人机交互层。各模块层中和层间的功能模块进行了很好的封装，耦合性 低，各层内功能效率改进性修改不会影响到其它层次模块。同时，软件具有很好的扩展性， 如需增加功能，则在相应层次模块增加对应的接口，不会对整个软件架构造成冲击。设备驱动层位于操作系统核心层，负责本发明中四种设备的驱动管理，分别为 PCIE图像接收卡、PCIE图像发送卡、磁盘阵列驱动和图像预处理设备USB驱动。其中PCIE 图像接收卡负责接收并行输入的数据；PCIE图像发送卡负责将4个12Bit显示屏需要显示 的数据并行发送至高灰阶位深的视频图像分配器；磁盘阵列驱动负责发送磁盘阵列复位、 读、写等控制命令，并从磁盘阵列接收数据；图像预处理设备USB驱动负责向图像预处理设 备发送通道选择、通道数据偏移量、数据采样率和采样方式、以及复位、开始和停止等控制 命令。数据处理层是一个中间层，负责与设备驱动层的通讯和人机交互层控制命令的接 收、发送和数据传输。其主要功能为解析PCIE图像接收卡数据格式；编码PCIE图像发送 卡数据格式；解析组合磁盘阵列数据；磁盘阵列数据管理；编码磁盘阵列控制指令和高灰 阶位深的视频图像分配器控制指令；各通道图像拼接；调制传递函数计算、信噪比计算、直 方图计算、均值、均方根等计算；图像对比度增强等。调制传递函数计算是指光的最亮度减去光的最暗度与光的最亮度加上光的最暗 度的比值；相机成像的信噪比计算为信号与噪声的功率谱之比；灰度直方图是灰度级的函 数，它表示相机成像中每种灰度级的像素的个数，反映图像中每种灰度出现的频率；均值表示相机成像所有像素平均灰度值；均方根将N个像素点的灰度值平方和除以N后开平方的 结果；图像对比度增强即把图像中灰度值在各个灰度级上的分布变得更均勻。上述技术内容的实现是本领域技术人员公知的技术手段，本领域技术人员根据其 内容很容易知道如何编程来实现上述的各种计算，在此不予赘述。人机交互层位于最上层，主要负责将数据和数据分析处理结果以图像、表格、直方 图和曲线等多种方式呈现，同时负责接收响应操作人员的键盘输入和鼠标操作等。软件提 供图像的放大、缩小、裁剪、回放时自动漫游等多种显示方式，支持多通道热键、拖放等操 作。图7是本发明中高灰阶位深的视频图像分配器的内部结构框图，视频图像分配器 由1块视频分配器图像接收板710和4块视频分配器DVI驱动板(71、72、73、74)组成；视 频分配器图像接收板710用于接收PCIE图像发送卡传输来的图像数据，并将数据传输给视 频分配器DVI驱动板(71、72、73、74)；视频分配器DVI驱动板(71、72、73、74)将图像数据 转换为高灰阶位深专用显示器所规定的图像格式输出驱动高灰阶位深专用显示器。视频分配器图像接收板710由大规模可编程器件FPGA705、并串转换模块706、 707、708、709 构成。大规模可编程器件FPGA705选用Altera公司的FPGA器件EP2C70，通过调用该芯 片内部的memory资源构建4个FIFO模块，EP2C70直接接收以帧为格式的LVDS并行图像 信号(其分辨率为8192*1536，即每帧有1536行，每行有8192个像数点)，并将每行图像信 号分段存储在4个FIFO内(第一个FIFO内存储每行的第1个像数点到第2048个像数点， 第二个FIFO内存储每行的第2049个像数点到第4096个像数点，第三个FIFO内存储每行 的第4097个像数点到第6144个像数点，第四个FIFO内存储每行的第6145个像数点到第 8192个像数点)，当一行数据接收完毕后，4个FIFO同时将2048个数据传输给并串转换电 路。并串转换模块706、707、708、709主要由DS90CR217芯片构成，其用于将EP2C70传 送来的LVTTL并行数据转换为BLVDS串行信号。视频分配器DVI驱动板(71、72、73、74)由串并转换模块701、SDRAM缓存模块702、 大规模可编程器件FPGA 703、DVI驱动模块构成704。串并转换模块701主要由DS90CR218芯片构成，其用于将BLVDS串行输入信号转 换为并行的LVTTL信号。SDRAM缓存模块702用于缓存接收到的图像数据，其主要由12片SDRAM芯片 MT48LC32M16构成，其中每4片MT48LC32M16构成一个存储单元，总共3个存储单元组成一 个轮询机制的缓存模块。由于视频分配器DVI驱动板所接收到的图像数据帧频数和高灰阶 位深专用显示器上显示图形图像的刷新帧频数是不同的，特别当所接收到的图像数据帧频 数小于高灰阶位深专用显示器上显示图形图像的刷新帧频数时，通过使用轮询机制的缓存 模块，实现图像的不丢帧显示。大规模可编程器件FPGA 703选用Altera公司的FPGA器件EP2C70，根据所采用 的高灰阶位深专用显示器(本例中采用的是EIZO公司的12bits灰阶显示器G33)的图像 数据输入格式，通过硬件描述语言内部构建对应的逻辑电路，将所接收到的最大量化位深 为12bits的图像数据转换为G33显示器所需的特定格式的图像数据，以LVTTL并行数据输
10出οDVI驱动模块704主要由芯片TFP410组成，TFP410是TI公司的专用DVI驱动芯 片，它将LVTTL形式的并行图像数据转换为DVI标准的差分LVDS数据，以驱动G33显示器显不。高灰阶位深专用显示器采用EIZO公司的12bits灰阶显示器G33，其具有高分辨率 高位深灰阶的特点，多个同时使用能够大幅面无失真的显示图像。实施例假设某遥感卫星相机由32片CXD传感器拼接焦面，CXD传感器采取的是线阵扫描 的工作方式，且每个CCD像元输出的模拟信号经过12bits位深的量化，以LVDS并行的方式 输出，其每行输出6144个像数点。假定需要在高灰阶位深的专用显示器上观测到32个通 道的全缩略图以及某个通道的全幅面图，现操作如下将遥感卫星相机的32个抽头输出通 过线缆分别与4台相机图像接收设备相连接，图像接收设备的输出通过标准的Cameralink 线缆与图像预处理设备相连接，图像预处理设备在高性能工作站的命令控制下，对32个通 道的数据进行抽样，将32个通道的缩略图数据以及某个通道的全幅面图数据通过并行线 缆传输给PCIE图像接收卡，PCIE图像接收卡将接收到的数据搬移到高性能工作站的内存 中，高性能工作站上运行自主研制的CIDS图像分析处理软件，将接收到的图像数据进行直 方图计算、传函计算、信噪比计算等处理后，将结果输出到本地LCD显示器上，并同时按照 用户要求将需要显示的图像数据通过PCIE总线发送到PCIE图像发送卡，另外高性能工作 站上由6个硬盘组成的RAIDO磁盘阵列记录图像数据和相关处理结果。PCIE图像发送卡通 过并行线缆将32个通道的缩略图数据以及某个通道的全幅面图数据传输给高灰阶位深的 视频图像分配器，高灰阶位深的视频图像分配器将接收的数据转换为高灰阶位深专用显示 器所规定的图像格式，驱动4台高灰阶位深专用显示器G33，从而实现在一个G33显示器上 显示32个通道的缩略图(分辨率为2048*1536，12bits灰阶量化)，三个G33显示器上拼接 显示某个通道的全幅面图(分辨率为6144*1536，12bits灰阶量化)。以上操作只是图像实时预览模式下的一个应用说明，当然用户可以根据需要灵活 的划分高灰阶位深专用显示器，例如用一个G33显示器上显示32个通道的缩略图，三个G33 显示器上拼接显示某2个通道的1 2缩略图等。同理可完成图像回放漫游模式操作。与现有的其他相机快视系统相比较，本发明具有如下几方面特性采用EIZO公司的12bits高灰阶位深专用显示器G33，利用大规模可编程器件 FPGA构建逻辑电路直接对其进行驱动，实现了 Sbits以上灰阶量化图像的灰阶无失真快视 显不。通过高灰阶位深的视频图像分配器直接驱动多台(1-4台)高分辨率的12bits高 灰阶位深专用显示器G33，实现了感兴趣区域图像的大幅面高灰阶无失真显示(最大分辨 率 8192*1536,12bits 灰阶量化)。上述实例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权 利要求的保护范围内，对本发明做出任何的修改和改变，都落入本发明的保护范围。
权利要求
一种用于大幅面高位深灰阶遥感图像的快视系统，其特征在于，包括相机图像接收设备，用于接收8路相机图像数据，将接收到的图像数据进行复接处理后，基于Cameralink全模式通道以分时复用的方式传输到图像预处理设备；图像预处理设备，用于接收1 4台相机图像接收设备的输出信号，从而实现同时最大接收32路的图像数据，并根据用户设置可将数据进行抽样、反转、灰度变化等处理，最终将处理后的数据并行输出；PCIE图像接收卡，安装在高性能的工作站的PCIE插槽上，用于接收图像预处理设备发送的图像数据，并通过高性能工作站的PCIE总线将数据搬移到工作站的内存中；高性能工作站，其上运行CIDS图像分析处理软件，将接收到的图像数据进行调制传递函数计算、信噪比计算、直方图计算等处理后，把结果输出到本地LCD显示器上，并同时将需要显示的图像数据通过PCIE总线发送到PCIE图像发送卡；PCIE图像发送卡，安装在高性能的工作站的PCIE插槽上，通过PCIE总线接收高性能工作站发送的待显示的图像数据，将数据以并行方式传输给高灰阶位深的视频图像分配器；高灰阶位深的视频图像分配器，用于接收PCIE图像发送卡传送的待显示的图像数据，并将该数据转换为高灰阶位深专用显示器所规定的图像格式，从而驱动高灰阶位深专用显示器；高灰阶位深专用显示器。
2.根据权利要求1所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述相机图像接收设备由8块相机图像接收卡和1块相机图像接收背板组成；所述相机图像接收卡接收LVDS并行输入信号，BLVDS串行输入信号以及ECL串行输入 信号，内部电路主要由串并转换模块、电平转换模块、大规模可编程器件FPGA构成；所述相机图像接收背板通过8个PCIE插槽同时接收8块相机图像接收卡传输来的数 据，内部电路主要由大规模可编程器件FPGA、Cameralink全模式输出模块构成。
3.根据权利要求2所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述相机图像接收卡中的串并转换模块主要由DS90CR218芯片构成，电平转换模块主要由MC100EP90、MAX9376芯片构成；所述相机图像接收卡、所述相机图像接收背板中的大规模可编程器件均选用Altera 公司的FPGA器件EP2GX60构成。
4.根据权利要求1所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述图像预处理设备内部电路由4个Cameral ink全模式输入接口模块、大规模可编程器件FPGA、SDRAM缓存模块、USB接口模块构成；Cameralink全模式输入接口模块主要由DS90CR288芯片构成，用于将接收到的串行 LVDS信号转换为并行的LVTTL数据信号；USB接口模块主要由CY7C68013芯片构成，用于接收高性能工作站通过USB2. 0端口发 送的控制命令，并传送给FPGA ；SDRAM缓存模块用于缓存接收到的图像数据，其主要由8片SDRAM芯片MT48LC32M16构成。
5.根据权利要求1所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述PCIE图像接收卡、PCIE图像发送卡均由大规模可编程器件FPGA、可配置输入输出接口模块、SDRAM缓存模块，PCI-PCIEX4桥接模块构成；大规模可编程器件FPGA的IO端 口直接和可配置输入输出接口模块、SDRAM缓存模块、PCI-PCIEX 4桥接模块相连接；所述大规模可编程器件FPGA选用Altera公司的FPGA器件EP2C70，通过构造逻辑电路 实现与SDRAM缓存模块、PCI-PCIEX4桥接模块以及可配置输入输出接口模块之间的数据 交换；所述可配置输入输出接口模块，用于根据模块中电阻的配置来设置输入或者输出接
6.根据权利要求1-5中任一项所述的用于大幅面高位深灰阶遥感图像的快视系统，其 特征在于所述高性能工作站上运行的CIDS图像分析处理软件包括以下模块 设备驱动模块位于操作系统核心层，用于PCIE图像接收卡、PCIE图像发送卡、磁盘阵 列驱动和图像预处理设备USB的驱动；数据处理模块作为中间层，负责与设备驱动模块的通讯和人机交互模块控制命令的接 收、发送和数据传输；人机交互模块位于最上层，用于将数据和数据分析处理结果以图像、表格、直方图和曲 线等多种方式呈现，同时接收响应操作人员的键盘输入和鼠标操作。
7.根据权利要求1所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述高灰阶位深的视频图像分配器，由1块视频分配器图像接收板和4块视频分配器DVI驱动板组成；所述视频分配器图像接收板，用于接收PCIE图像发送卡传输来的图像数据，并将数据 传输给视频分配器DVI驱动板；所述视频分配器DVI驱动板，将图像数据转换为高灰阶位深专用显示器所规定的图像 格式输出驱动高灰阶位深专用显示器。
8.根据权利要求7所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述视频分配器图像接收板，由大规模可编程器件FPGA、并串转换模块构成，其中所述大规模可编程器件FPGA选用Altera公司的器件EP2C70，通过调用该芯片内部的memory资 源构建4个FIFO模块，EP2C70直接接收以帧为格式的LVDS并行图像信号；所述并串转换模块，主要由DS90CR217芯片构成，用于将EP2C70传送来的LVTTL并行 数据转换为BLVDS串行信号。
9.根据权利要求7所述的用于大幅面高位深灰阶遥感图像的快视系统，其特征在于 所述视频分配器DVI驱动板，由大规模可编程器件FPGA、串并转换模块、SDRAM缓存模块、DVI驱动模块构成；其中，所述串并转换模块主要由DS90CR218芯片构成，其用于将BLVDS串行输入信号转 换为并行的LVTTL信号；所述SDRAM缓存模块用于缓存接收到的图像数据，其主要由12片 SDRAM芯片MT48LC32M16构成；所述大规模可编程器件FPGA选用Altera公司的FPGA器件 EP2C70构成；所述DVI驱动模块主要由芯片TFP410组成。
全文摘要
本发明涉及遥感、地理信息、全球定位技术领域，尤其涉及一种用于大幅面高位深灰阶遥感图像的快视系统。本发明包括相机图像接收设备、图像预处理设备、PCIE图像接收卡、高性能工作站、PCIE图像发送卡、高灰阶位深的视频图像分配器、高灰阶位深的专用显示器，高性能工作站上运行CIDS图像分析处理软件，将接收到的图像数据进行调制传递函数计算、信噪比计算、直方图计算等处理后，把结果输出到本地LCD显示器上。本发明不仅可以实现普通相机图像的处理与快视，而且填补了国内无法实现大幅面高位深灰阶遥感图像的无失真大幅面快视显示的技术空白。
文档编号H04N5/268GK101917597SQ201010227729
公开日2010年12月15日 申请日期2010年7月13日 优先权日2010年7月13日
发明者吴敏渊, 周严, 夏巧桥, 张青林, 汪鼎文, 石文轩, 邓德祥, 陈曦, 高利涛, 黄腾 申请人:武汉大学