专利名称：基于mpc860t的路由器的硬件装置的制作方法
技术领域：
本发明涉及一种嵌入式处理器MPC860T，尤其涉及一种基于MPC860T的路由器的
硬件装置。
背景技术：
随着通信网络技术的迅猛发展，互联网络成为加快和改变人类信息与流通的巨大推动力。路由器是OSI协议模型中网络层的分组交换设备，担任着报文的路由计算和分组转发任务，而作为网络的连接点，在链路速率足够高的情况下，路由器性能的高低决定了整个网络的性能。因此，作为IP网络核心技术的高性能路由器技术已经成为网络领域研究的重点和热点。随着网络规模的增加，网络数据流量的增大，尽管现在PC的CPU运行频率很高，但是由于它本身处理数据通信的能力有限，再加上还要完成设备管理等事务，所以不能很好地实现路由器的路由计算和分组转发功能。
发明内容
本发明就是针对上述问题，提供一种功能强大且能支持多种网络协议和外设接口的基于MPC860T的路由器的硬件装置。为达到以上目的，本发明采用如下技术方案，本发明包括通信控制器MPC860T、复位电路、存储电路、时钟电路、10M/100M以太网接口、HDLC串行接口、IOM以太网接口与El接口，其结构要点在于MPC860T的通信处理模块CPM中有四个高效的串行通信控制器SCC，通过对相应寄存器的设置，可以将四个SCC配置成能实现不同协议的通信控制器。发明的有益效果能够实现电信El信号、以太网信号以及HDLC串行数据之间的相互转换。目前， MPC860以及Motorola系列的微处理器广泛应用在通信与网络系统中，因此通过本次设计， 使我们掌握了基于处理器MPC860T的系统设计方法，为今后更广泛地使用此系列的微处理器芯片打下了基础。
图1是系统硬件框图。
具体实施例方式本发明包括通信控制器MPC860T、复位电路、存储电路、时钟电路、10M/100M以太网接口、HDLC串行接口、IOM以太网接口与El接口，MPC860T的通信处理模块CPM中有四个高效的串行通信控制器SCC，通过对相应寄存器的设置，可以将四个SCC配置成能实现不同协议的通信控制器。MPC860T的复位模块内部有复位控制逻辑，决定复位操作以及复位相关逻辑，
3MPC860T的复位过程实际上是在导入BSP之前MPC860T的基本工作环境的建立过程，采用芯片MAX81IT实现上电复位，复位电路产生一个复位信号/P0RESET，作为MPC860T的电源复位信号的输入，它在系统上电、掉电、系统电压突降时，为系统的正常工作提供有效的复位信号。MPC860T的外部存储空间由存储控制器管理，采用一片4Mbyte的TE^F320C3BA作为Bootrom Flash，它的数据总线宽度为16位，MPC860T内部存储控制器选用GPCM，片选信号为/CSO ；程序Flash主要用来存放操作系统内核、文件系统映像和用户程序文件等。程序 Flash采用一片4Mbyte的TE^F320C3BA，它的数据总线宽度为16位，内部存储控制器选用 GPCM，片选信号为/CSl ；SDRAM的作用是存放用户的数据和代码，为程序的运行和保存临时文件提供空间；采用两片HY57V281620HCT并联组成32Mbyte的SDRAM，数据总线宽度为32 位，内部存储控制器选用UPMa，片选信号为/CS2。时钟电路是MPC860T系统正常稳定工作的保障，MPC860T时钟系统为所有片上和外部设备提供不同的时钟；MPC860T的系统时钟由其内部的锁相环产生，锁相环时钟源有两种①使用5MHz的晶体振荡器，通过外部时钟输入管脚EXTCLK输入，经过内部PLL倍频至Ij 50MHz，作为CPU的主时钟。②使用32. 768kHz的晶体，连接MPC860T的EXTAL和XTAL管脚作为RTC时钟的主频，经过内部系统锁相环SPLL的锁相、倍频，为系统产生一个高频系统时钟。
权利要求
1.基于MPC860T的路由器的硬件装置，包括通信控制器MPC860T、复位电路、存储电路、 时钟电路、10M/100M以太网接口、HDLC串行接口、IOM以太网接口与El接口，其特征在于 MPC860T的通信处理模块CPM中有四个高效的串行通信控制器SCC，通过对相应寄存器的设置，可以将四个SCC配置成能实现不同协议的通信控制器。
2.根据权利要求1所述基于MPC860T的路由器的硬件装置，其特征在于MPC860T的复位模块内部有复位控制逻辑，决定复位操作以及复位相关逻辑，MPC860T的复位过程实际上是在导入BSP之前MPC860T的基本工作环境的建立过程，采用芯片MAX811T实现上电复位， 复位电路产生一个复位信号/PORESETdt* MPC860T的电源复位信号的输入，它在系统上电、掉电、系统电压突降时，为系统的正常工作提供有效的复位信号。
3.根据权利要求1所述基于MPC860T的路由器的硬件装置，其特征在于MPC860T的外部存储空间由存储控制器管理，采用一片4Mbyte的TE^F320C3BA作为Bootrom Flash, 它的数据总线宽度为16位，MPC860T内部存储控制器选用GPCM，片选信号为/CSO ；程序 Flash主要用来存放操作系统内核、文件系统映像和用户程序文件等，程序Flash采用一片 4Mbyte的TE^F320C3BA，它的数据总线宽度为16位，内部存储控制器选用GPCM，片选信号为/CSl ；SDRAM的作用是存放用户的数据和代码，为程序的运行和保存临时文件提供空间； 采用两片HY57V281620HCT并联组成32Mbyte的SDRAM，数据总线宽度为32位，内部存储控制器选用UPMa，片选信号为/CS2。
4.根据权利要求1所述基于MPC860T的路由器的硬件装置，其特征在于时钟电路是 MPC860T系统正常稳定工作的保障，MPC860T时钟系统为所有片上和外部设备提供不同的时钟；MPC860T的系统时钟由其内部的锁相环产生，锁相环时钟源有两种①使用5MHz的晶体振荡器，通过外部时钟输入管脚EXTCLK输入，经过内部PLL倍频到50MHz，作为CPU的主时钟，②使用32. 768kHz的晶体，连接MPC860T的EXTAL和XTAL管脚作为RTC时钟的主频， 经过内部系统锁相环SPLL的锁相、倍频，为系统产生一个高频系统时钟。
全文摘要
基于MPC860T的路由器的硬件装置，本发明涉及一种嵌入式处理器MPC860T，本发明提供一种功能强大且能支持多种网络协议和外设接口的基于MPC860T的路由器的硬件装置。本发明包括通信控制器MPC860T、复位电路、存储电路、时钟电路、10M/100M以太网接口、HDLC串行接口、10M以太网接口与E1接口，其结构要点在于MPC860T的通信处理模块CPM中有四个高效的串行通信控制器SCC，通过对相应寄存器的设置，可以将四个SCC配置成能实现不同协议的通信控制器。
文档编号H04L12/56GK102457382SQ20101051599
公开日2012年5月16日 申请日期2010年10月22日 优先权日2010年10月22日
发明者毛建辉 申请人:毛建辉