专利名称：一种通用路由封装报文的处理方法及系统的制作方法
技术领域：
本发明涉及移动通信技术领域，尤其涉及一种通用路由封装报文的处理方法及 系统。
背景技术：
CDMA (Code Division Multiple Access，码分多址)2000 Ix-EVDO (Evolution Data Only)移动通信系统中RP (Radio Packet,无线分组)链路是连接接入网(Access Network,简称为AN)与核心网(Core Network，简称为CN)的分组数据报文承载链 路，在该段链路上采用的是GRE (Generic Routing Encapsulation,通用路由封装)协议 方式进行封装，该段链路以分组控制功能(Packet Control Function，简称为PCF)模块 为界分为AN-PCF段A8链路和PCF-PDSN (Packet Data Serving Node,分组业务数据节 点)段AlO链路两部分。在前向链路上核心网的IP数据包通过PDSN封装分片成GRE 包，然后在RP链路经由PCF模块发送到AN，再由AN将PDSN侧封装的GRE报文解封 装，将核心网的数据进行空口协议封装并通过空中接口(AirInterface)发送到终端用户 侧(Access Terminal)。
随着CDMA2000 lx_EVDO移动通信系统技术的不断演进，使得空口数据传输 的性能不断得到提升，为用户提供了更佳的无线服务体验，但是随着网络业务峰值速率 的不断提升，也为接入网的系统设备性能提出了更高的性能处理要求。
数据下载是CDMA2000 Ix-EVDO移动通信系统最常见的一类业务，该业务IP 数据包一般较大OlOOOBytes)，在系统极限峰值速率下，接入网的系统设备一般能够 满足该类业务的处理需求。但是对于某些特殊的场景(如恶意的发送大量攻击性的小数 据包)，AN接收的前向GRE数据包会呈现出包长度小(小于某一包长度门限值，例如小 于50ByteS)，包数量大(例如大于300k/SeC)的特点。在这种情况下，接入网的系统 设备中进行GRE包业务处理的核心模块与PCF模块，将会在RP链路(A8链路段)上 GRE报文的底层数据包转发上消耗大量的系统资源，从而影响GRE包业务处理核心模块 的上层处理业务，进而导致系统的数据处理性能严重下降，并很可能威胁整个系统运行 的稳定性和安全性。发明内容
本发明解决的技术问题是提供一种通用路由封装报文的处理方法及系统，通过 并/解包处理，提升了接入网对RP链路数据的处理能力。
为解决上述技术问题，本发明提供了一种通用路由封装报文的处理方法，包 括分组控制功能(PCF)模块检查从无线分组(RP)链路上接收到的通用路由封装 (GRE)包的长度，对满足并包长度门限的GRE报文进行并包处理后发送至接入网设 备，并在并包报文中包含并包标志。4
进一步地，所述PCF模块对所述满足并包长度门限的GRE报文进行并包处理， 具体包括所述PCF模块当前接收到的GRE报文满足所述并包长度门限时，将所述GRE报文 缓存到缓冲区，并将记录的缓存的GRE报文个数加1 ；所述PCF模块判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若达 到所述并包个数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设 备；若未达到所述并包个数门限，则启动并包等待定时器。
进一步地，所述PCF模块在启动的所述并包等待定时器到期时，对所述缓冲区 中缓存的全部GRE报文进行并包处理。
进一步地，所述方法还包括所述接入网设备接收到包含所述并包标志的并包 报文时，对所述并包报文进行解析。
进一步地，所述PCF模块在对所述满足并包长度门限的GRE报文进行并包处理 时，还在所述并包报文中包含并包总长度指示信息和小包总长度指示信息；所述接入网设备根据所述并包报文中包含的所述并包总长度指示信息和小包总长度 指示信息，对所述并包报文进行解析。
进一步地，如果所述PCF模块接收到的GRE包的长度不满足所述并包长度门 限，则首先将所述缓冲区中缓存的GRE报文进行并包处理并发送至所述接入网设备后， 再将当前接收到的该GRE包发送至所述接入网设备。
本发明还提供了一种通用路由封装报文的处理系统，所述系统包括PCF模块中 的长度检查模块和并包处理模块，其中所述长度检查模块用于，检查从RP链路上接收到的GRE包的长度，判断是否满足并 包长度门限；所述并包处理模块用于，根据所述长度检查模块的判断结果，对满足并包长度门限 的GRE报文进行并包处理后发送至接入网设备，并在并包报文中包含并包标志。
进一步地，所述并包处理模块用于，根据所述长度检查模块的判断结果，如果 接收到的GRE包的长度满足所述并包长度门限，则将其缓存到缓冲区，并将记录的缓存 的GRE报文个数加1 ；判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若达到所述并包个 数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设备；若未达到 所述并包个数门限，则启动并包等待定时器。
进一步地，所述并包处理模块还用于，在启动的所述并包等待定时器到期时， 对所述缓冲区中缓存的全部GRE报文进行并包处理。
进一步地，所述系统还包括接入网设备中的解包处理模块，所述解包处理模块用于，接收到包含所述并包标志的并包报文时，对所述并包报文 进行解析。
进一步地，所述并包处理模块还用于，在对所述满足并包长度门限的GRE报 文进行并包处理时，还在所述并包报文中包含并包总长度指示信息和小包总长度指示信 息；所述解包处理模块用于，根据所述并包报文中包含的所述并包总长度指示信息和小包总长度指示信息，对所述并包报文进行解析。
进一步地，所述并包处理模块还用于，根据所述长度检查模块的判断结果，如 果接收到的GRE包的长度不满足所述并包长度门限，则首先将所述缓冲区中缓存的GRE 报文进行并包处理并发送至所述接入网设备后，再将当前接收到的该GRE包发送至所述 接入网设备。
采用本发明，在用户发送大量GRE小包时，通过GRE并包处理，可以大大降低 对AN侧的系统资源在底层转发上的占用。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本 发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图 中图Ia为未进行GRE并包处理的示意图；图Ib为本发明实施例的进行GRE并包处理的示意图；图&为本发明实施例的进行并包处理的GRE并包报文格式；图2b为未进行并包处理的GRE报文格式；图3为本发明实施例的GRE并包处理的流程示意图；图4为本发明实施例的未进行并包处理的GRE报文的处理流程示意图；图5为本发明实施例的解GRE并包报文的处理流程示意图。
具体实施方式
为了保证整个系统的稳定性和安全性，同时也为了提升接入网对于RP链路数据 的处理能力，本发明的核心思想在于通过在PCF模块上对RP链路上承载的长度较小的 前向GRE包进行并包处理，而在GRE报文业务处理核心模块上对并包进行解包的策略， 从而使得在接入网内部在底层报文转发上的资源消耗大大降低。
根据上述思想，本发明提出一种GRE报文的处理方法，具体采用如下技术方 案PCF模块检查从RP链路上接收到的GRE包的长度，对满足并包长度门限的GRE报 文进行并包处理后发送至接入网设备，并在并包报文中包含并包标志。
进一步地，所述接入网设备收到包含所述并包标志的并包报文时，对所述并包 报文进行解析。
进一步地，所述PCF模块对所述满足并包长度门限的GRE报文进行并包处理， 具体包括所述PCF模块当前接收到的GRE报文满足所述并包长度门限时，将所述GRE报文 缓存到缓冲区，并将记录的缓存的GRE报文的个数加1 ；所述PCF模块判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若到 达所述并包个数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设 备；若未达到所述并包个数门限，则启动并包等待定时器。
进一步地，所述PCF模块在启动的并包等待定时器到期时，对所述缓冲区中缓存的全部GRE报文进行并包处理，并发送至所述接入网设备。
进一步地，所述PCF模块在对所述满足并包长度门限的GRE报文进行并包处理 时，还在所述并包报文中包含并包总长度指示信息和小包总长度指示信息；所述接入网设备根据所述并包报文中包含的所述并包总长度指示信息和小包总长度 指示信息，对所述并包报文进行解析。
此外，如果所述PCF模块接收到的GRE包的长度不满足所述并包长度门限，则 在将所述缓冲区中缓存的GRE报文进行并包处理并发送至所述接入网设备后，再将接收 到的该GRE包发送至所述接入网设备。
具体地，上述技术方案主要包含以下几部分内容一、PDSN在RP链路上向PCF模块发送大量GRE小包，PCF模块将GRE小包进行 并包处理，并通过A8链路发送到接入网设备；进一步地，并包处理的具体流程主要包括以下步骤1) PDSN在短时间内通过AlO链路向PCF模块发送针对同一个用户的大量GRE小包。
2) PCF模块检查GRE报文头部AlO链路的AlO GREKey值，通过该GREKey值确定GRE包的头部在A8链路上传输所需填充的A8 GREKey值，并确定发送给对应的 接入网业务处理模块地址及相应的A8链路。
其中，上述步骤1)和步骤2)为现有流程。
3) PCF模块检查GRE包的长度，若发现不满足并包长度门限，则立即发送该 GRE包；否则，不立即发送该GRE小包(即小于并包长度门限的包)，并启动并包等 待定时器，在设定的并包等待定时器时延内等待后续同一个用户的报文(通过报文中的 AlO GREKey值即可以判断是否属于同一个用户)并判断是否仍为GRE小包，在该定时 器时间内，如果连续接收到有同一用户的多个GRE小包，则将多个小包按照并包个数门 限进行并包处理，即按照并包的报文格式，对报文进行封装。若并包定时器超时或者并 包已达到并包个数门限，则将该处理后的GRE并包通过A8链路发送到AN。
二、接入网GRE报文业务处理模块将底层转发的并包报文进行解析，解包为多 个GRE小包后进行业务处理。
其中，解包处理的具体流程主要包括如下步骤1)接入网GRE报文业务处理模块收到底层转发的媒体面报文消息，处理GRE并包。
2)接入网GRE报文业务处理模块解析GRE并包头部信息，若并包标志位为 TRUE,则根据并包内指示的GRE小包长度依次解出多个GRE小包，并依次进行业务层 面处理；若并包标志位为FALSE，则直接将GRE报文进行业务处理。
为了便于阐述本发明，以下将结合附图及具体实施例对本发明技术方案的实施 作进一步详细描述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中 的特征可以相互任意组合。
图Ia示出了未进行并包处理的场景。如图Ia所示，在未进行GRE并包情况 下，AN和PCF模块之间通过4次底层报文转发，将PDSN侧的4个GRE小包发送到AN 侧。
图Ib示出了在进行GRE并包情况下，AN侧PCF模块之间仅通过一次底层报文 转发，即将PDSN侧的4个GRE小包以并包的方式发送到AN侧的场景。
通过图Ia和图Ib的对比可见，在用户发送大量GRE小包时，GRE并包可以大 大降低对AN侧的系统资源在底层转发上的占用。
图&示出了当PCF模块对PDSN侧发送的GRE小包进行并包处理情况下的报 文的格式，如图&中所示，GRE并包报文包括两部分GRE并包的报头，以及由若干 GRE小包构成的并包净荷。
其中，GRE并包的包头包含两个域域M为GRE并包标志位，用于描述当前报文是否为由若干GRE小包并包处理后的 GRE并包；域TL为GRE并包总长度位，用于描述当前报文的总长度(含报文头部)，用于数据 长度校验。
而对于每个GRE小包，并包净荷内部的每一个GRE小包头部增加了域BL (GRE并包总长度位)，用于描述下一个GRE小包的长度，以便进行报文解析。
图2b则示出了 PCF模块未对PDSN侧发送的GRE包进行并包处理情况下的报文 格式，此时，GRE包同样包含两部分报文头部和一个GRE报文(含GRE头部和GRE 净荷)，其中，报文头部与上述一致，只是对于该情况下，净荷部分的GRE包不包含BL 域，因为该类报文净荷仅为一个GRE包。
图3描述了本发明实施例中，在PDSN侧通过AlO链路发送GRE小包情况下， RP链路的并包处理流程，如图3所示，该流程具体步骤描述如下步骤101 PCF模块接收到PDSN侧发送的GRE报文步骤102 PCF模块解析GRE头部信息得到AlO GREKey,查找映射表得到对应的 A8 GREKey,以及GRE报文发送的接入网侧的目的地址。
步骤103 PCF模块判断当前的GRE报文的长度是否大于GRE并包长度门限， 如果大于，则转入非GRE小包处理流程，否则，转入步骤104。
步骤104:当前GRE报文的长度小于GRE并包长度门限，将GRE报文缓存入对应的报文缓冲区中。
步骤105 检查当前缓存的GRE小包是否已达到一个GRE并包所能容纳的GRE 并包数门限，若为是，转入步骤108，否则转入步骤106。
步骤106:启动并包等待定时器，保证GRE报文的传输时延得到控制。
本实施例中，每收到一个小包就会重新启动并包定时器，在处理每一个小包时 按照步骤101-105完成后，到步骤106开始启动定时器。
步骤107:并包定时器未超时，则继续等待后续的前向GRE报文进行处理，转 入101 ；若定时器超时，转入步骤108。
步骤108 将缓冲区的多个GRE小包按照图2所述报文格式合并构造成GRE并 包报文。
步骤109 将GRE并包报文通过A8链路发送给基站。
图4描述了本发明实施例中，在PDSN侧通过AlO链路发送非GRE小包情况 下，RP链路的处理流程，如图4所示，该流程具体步骤描述如下步骤201 PCF模块接收的当前GRE报文长度大于GRE并包长度门限。
步骤202: PCF模块检查对应缓冲区中是否缓存有GRE小包，若是，则转入步 骤203，否则，转入步骤205。
此处，由于GRE报文都是有序号的，需要保证报文能够顺序到达接入网设备， 如果在一个GRE小包存入缓冲区后面立即来到一个非GRE小包，为了保证连续性，会先 将之前存的GRE小包发走，再发后面的非GRE小包。本发明实际上主要针对大量连续 的GRE小包的情况下进行并包处理，这种情况对接入网设备的冲击很大。
步骤203 对缓冲区中缓存的全部GRE小包进行合并构造成GRE并包报文。
步骤204 将GRE并包报文发送到对应的A8链路。
步骤205 将当前接收的非GRE小包发送到对应的A8链路。
图5描述了本发明实施例中，AN侧解GRE并包报文的流程，如图5所示，该 流程具体步骤描述如下步骤301 AN收到GRE并包报文。
步骤302 解析GRE并包报文头部信息，判断当前报文是否包含多个GRE小 包，若是，转入步骤303，否则，转入步骤304。
步骤303 根据GRE小包头部的长度信息，提取出GRE小包内容。
步骤304 对提取出的GRE小包净荷进行业务层面处理。
步骤305:判断GRE并包报文中的小包是否全部提取完成，若是，则结束GRE 并包报文处理，否则，转入步骤303，继续提取后续GRE小包的内容。
此外，本发明实施例中还提供了一种通用路由封装报文的处理系统，该系统主 要包括PCF模块中的长度检查模块和并包处理模块，其中所述长度检查模块用于，检查从RP链路上接收到的GRE包的长度，判断是否满足并 包长度门限；所述并包处理模块用于，根据所述长度检查模块的判断结果，对满足并包长度门限 的GRE报文进行并包处理后发送至接入网设备，并在并包报文中包含并包标志。
进一步地，所述并包处理模块用于，根据所述长度检查模块的判断结果，如果 接收到的GRE包的长度满足所述并包长度门限，则将其缓存到缓冲区，并将记录的缓存 的GRE报文个数加1 ；判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若达到所述并包个 数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设备；若未达到 所述并包个数门限，则启动并包等待定时器。
进一步地，所述并包处理模块还用于，在启动的所述并包等待定时器到期时， 对所述缓冲区中缓存的全部GRE报文进行并包处理。
进一步地，所述系统还包括接入网设备中的解包处理模块，所述解包处理模块用于，接收到包含所述并包标志的并包报文时，对所述并包报文 进行解析。
进一步地，所述并包处理模块还用于，在对所述满足并包长度门限的GRE报 文进行并包处理时，还在所述并包报文中包含并包总长度指示信息和小包总长度指示信 息；9所述解包处理模块用于，根据所述并包报文中包含的所述并包总长度指示信息和小 包总长度指示信息，对所述并包报文进行解析。
进一步地，所述并包处理模块还用于，根据所述长度检查模块的判断结果，如 果接收到的GRE包的长度不满足所述并包长度门限，则首先将所述缓冲区中缓存的GRE 报文进行并包处理并发送至所述接入网设备后，再将当前接收到的该GRE包发送至所述 接入网设备。
以上仅为本发明的优选实施案例而已，并不用于限制本发明，本发明还可有其 他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据 本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权 利要求的保护范围。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通 用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所 组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将 它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺 序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中 的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的 硬件和软件结合。
权利要求
1.一种通用路由封装报文的处理方法，其特征在于，包括分组控制功能(PCF)模块检查从无线分组(RP)链路上接收到的通用路由封装 (GRE)包的长度，对满足并包长度门限的GRE报文进行并包处理后发送至接入网设 备，并在并包报文中包含并包标志。
2.如权利要求1所述的方法，其特征在于，所述PCF模块对所述满足并包长度门限 的GRE报文进行并包处理，具体包括所述PCF模块当前接收到的GRE报文满足所述并包长度门限时，将所述GRE报文 缓存到缓冲区，并将记录的缓存的GRE报文个数加1 ；所述PCF模块判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若达 到所述并包个数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设 备；若未达到所述并包个数门限，则启动并包等待定时器。
3.如权利要求2所述的方法，其特征在于，所述PCF模块在启动的所述并包等待定时器到期时，对所述缓冲区中缓存的全部 GRE报文进行并包处理。
4.如权利要求1、2或3所述的方法，其特征在于，所述方法还包括所述接入网设 备接收到包含所述并包标志的并包报文时，对所述并包报文进行解析。
5.如权利要求4所述的方法，其特征在于，所述PCF模块在对所述满足并包长度门限的GRE报文进行并包处理时，还在所述并 包报文中包含并包总长度指示信息和小包总长度指示信息；所述接入网设备根据所述并包报文中包含的所述并包总长度指示信息和小包总长度 指示信息，对所述并包报文进行解析。
6.如权利要求2或3所述的方法，其特征在于，如果所述PCF模块接收到的GRE包的长度不满足所述并包长度门限，则首先将所述 缓冲区中缓存的GRE报文进行并包处理并发送至所述接入网设备后，再将当前接收到的 该GRE包发送至所述接入网设备。
7.—种通用路由封装报文的处理系统，其特征在于，所述系统包括PCF模块中的长 度检查模块和并包处理模块，其中所述长度检查模块用于，检查从RP链路上接收到的GRE包的长度，判断是否满足并 包长度门限；所述并包处理模块用于，根据所述长度检查模块的判断结果，对满足并包长度门限 的GRE报文进行并包处理后发送至接入网设备，并在并包报文中包含并包标志。
8.如权利要求7所述的系统，其特征在于，所述并包处理模块用于，根据所述长度检查模块的判断结果，如果接收到的GRE包 的长度满足所述并包长度门限，则将其缓存到缓冲区，并将记录的缓存的GRE报文个数 加1 ；判断所述缓冲区中缓存的GRE报文个数是否达到并包个数门限，若达到所述并包个 数门限，则对缓存的所有GRE报文进行并包处理，并发送至所述接入网设备；若未达到 所述并包个数门限，则启动并包等待定时器。
9.如权利要求8所述的系统，其特征在于，所述并包处理模块还用于，在启动的所述并包等待定时器到期时，对所述缓冲区中 缓存的全部GRE报文进行并包处理。
10.、如权利要求7、8或9所述的系统，其特征在于，所述系统还包括接入网设备中 的解包处理模块，所述解包处理模块用于，接收到包含所述并包标志的并包报文时，对所述并包报文 进行解析。
11.如权利要求10所述的系统，其特征在于，所述并包处理模块还用于，在对所述满足并包长度门限的GRE报文进行并包处理 时，还在所述并包报文中包含并包总长度指示信息和小包总长度指示信息；所述解包处理模块用于，根据所述并包报文中包含的所述并包总长度指示信息和小 包总长度指示信息，对所述并包报文进行解析。
12.如权利要求8或9所述的系统，其特征在于，所述并包处理模块还用于，根据所述长度检查模块的判断结果，如果接收到的GRE 包的长度不满足所述并包长度门限，则首先将所述缓冲区中缓存的GRE报文进行并包处 理并发送至所述接入网设备后，再将当前接收到的该GRE包发送至所述接入网设备。
全文摘要
本发明公开了一种通用路由封装报文的处理方法及系统，PCF模块检查从RP链路上接收到的GRE包的长度，对满足并包长度门限的GRE报文进行并包处理后发送至接入网设备，并在并包报文中包含并包标志；进一步地，接入网设备对接收到的包含并包标志的并包报文进行解析。采用本发明，在用户发送大量GRE小包时，通过GRE并包/解包处理，提升了接入网对RP链路数据的处理能力，大大降低了对AN侧的系统资源在底层转发上的占用。
文档编号H04W28/10GK102026289SQ20101060052
公开日2011年4月20日 申请日期2010年12月22日 优先权日2010年12月22日
发明者佟志新, 刘亮, 唐灵灵, 喻磊, 王跃, 程潇 申请人:中兴通讯股份有限公司