专利名称：一体化Ku波段综合数字编码收发指令装置的制作方法
技术领域：
本发明属于微波技术领域，具体为一种用于雷达收发装置一体化Ku波段综合数字编码收发指令装置，其集成接收、发射、频率控制、综合波形编码于一体。
背景技术：
数字编码收发指令系统用于雷达的收发系统。作为雷达系统的核心，数字编码收 发指令系统应当具有超低相噪、综合波形编码技术。随着电子系统在现代战争中地位的提 高，现代雷达、现代通信制导武器和电子对抗等系统都对频率综合器提出了愈来愈高的要 求。在空间通信、雷达测量、遥测遥控、射电天文、无线电定位、卫星导航和数字通信等先进 的电子系统中，均是利用频率或相位信息完成其功能，或者不直接利用相位、频率信息，但 必须在高稳定频率源前提下完成其主要功能。现有技术中存在的问题是，现有的雷达综合 数字编码收发指令系统在性能指标上仍有待改进，而且随着技术的发展，一体化、多功能装 置越来越普遍，需要稳定可靠、小型化的超低相噪频率、综合编码的综合数字编码收发指令 系统来进一步提高整个雷达系统的性能。
发明内容为了解决现有技术中存在的上述问题，本实用新型所采用的技术方案如下一种一体化Ku波段综合数字编码收发指令装置，包括发射装置、接收装置、频率 源装置、综合数字编码装置；所述发射装置把来自综合数字编码装置的中频正交IQ信号上 变频处理后输出射频RFout信号；所述接收装置把来自外部天线的射频RFin信号下变频处 理后输出中频IF信号；所述频率源装置输出本振LO信号给发射装置和接收装置，分别用于 IQ信号上变频处理和RFin信号下变频处理。所述频率源装置输出的L0信号包括一本振 L01信号和二本振L02信号，分别用于发射装置和接收装置进行两次上变频和两次下变频； 所述L01信号由Ku波段跳频源产生，该跳频源由所述综合数字编码装置控制；所述L02信 号由直接倍频源产生。还包括报警装置，报警装置接收来自发射装置的功率检波信号、接收 装置的电流采样电压和噪声功率检波电压、以及频率源装置的锁相源锁定信号，输出报警 信号。所述Ku波段跳频源包括晶振以及叠加的变频环和锁相环；所述晶振产生的频率 信号经功分器后分别作为倍频链和锁相环的参考频率信号；所述倍频链和锁相环得到的信 号经变频环混频后，再经滤波放大倍频得到L01信号；所述锁相环包括依次连接的鉴相器、 环路滤波器和VCO压控振荡器；所述鉴相器在综合数字编码装置的控制下，对VCO的输出信 号和参考频率信号进行比相，最终得到压控电压将所述主信号的频率锁定在P波段所需频 点；所述倍频链包括倍频电路，所述参考频率信号经该倍频电路产生C波段点频源。所述可 编程逻辑器件是FPGA。所述综合数字编码装置包括时钟分配模块、数字编码单元和调频编码单元，所述 时钟分配模块把所述晶振生成的参考频率信号分别送给数字编码单元和调频编码单元；所述数字编码单元包括数字编码模块、数字编码发码模块和DDS直接数字频率合成器；所述数字编码模块、数字编码发码模块集成在可编程逻辑器件中；所述数字编码模块内存有 所需波形编码，数字编码发码模块把波形编码转换为DDS的控制字编码，最终由DDS产生 IQ信号；所述调频编码单元包括锁相源编码模块和锁相源发码模块，它们集成在所述FPGA 中；锁相源编码模块内存有所需跳频编码，锁相源发码模块把跳频编码转换为Ku波段跳频 源的数字信号输出。所述发射装置包括依次连接的二混频器、前端滤波放大电路、一混频器、末端滤波 放大电路和微波开关；所述IQ信号分别滤波放大后，在二混频器中进行第一次上变频，得 到的信号经滤波放大后在一混频器中进行第二次上变频，得到的信号经放大滤波后经微波 开关输出；所述L02传入二混频器，LOl传入一混频器；外部控制信号经驱动电路连接微波 开关的控制端。发射装置的一、二混频器的本振端口还设有一级隔离器。所述接收装置包括相同的两个电路，分别是RFin-IFl电路和RFin_IF2电路； RFin-IFl电路和RFin-IF2电路的构成是，依次连接的限幅器、低噪声放大电路、一混频器、 滤波放大电路、二混频器和输出滤波电路；所述RFin信号经限幅和低噪声放大后在一混频 器中进行第一次下变频，得到的信号经放大滤波后在二混频器中进行第二次下变频，得到 的信号经放大滤波后输出IF1/IF2信号；所述LOl经功分后传入一混频器，L02经功分后传 入二混频器。所述接收装置中，限幅器为PIN 二极管限幅电路；低噪声放大电路为GaAs低 噪声FET ；二下变频器前还设有正交电桥。本装置的原理如下发射装置主要实现数字编码装置产生的中频I、Q信号的一次上变频、放大、二次 上变频、放大等功能，最后输出给功放。一次上变频采用正交调制器，二次上变频采用GaAs 单片混频器，放大器选用GaAs异质结双极晶体管微波单片。接收装置主要实现将接收天 线接收的和路与差路微波信号通过限幅、低噪声放大、一次下变频、滤波放大、二次下变频， 输出中频信号等功能。频率源装置主要产生相参的发射本振信号和接收本振信号，并在外 部数字信号的控制下实现频率跳变，并且自带失锁指示功能。本频率源装置分为发射一本 振、二本振和接收一本振、二本振本振。一本振采用多环叠加技术用传统的技术无法在 该频段下实现超低相噪，故本方案采用多环叠加技术，变频环与锁相环相叠加的方式，即间 接式频率合成和直接式频率合成相结合的方案实现低相噪频率综合源，该技术可以避免倍 频方案引入的相噪恶化，有效地降低频综的相位噪声；Ku频率综合器最终的相位噪声为 L ^ -102dBc/HzilkHzo鉴相器为数字模拟混合集成电路，在数字编码装置的控制下，以晶振信号为参考， 将频率锁定在P波段所需频点，然后再与晶振信号直接倍频产生的C波段点频源混频，经过 滤波器放大倍频以后，产生Ku波段的收发一本振；二本振采用直接倍频的方式产生的。报警装置用于发射装置和接收机装置的故障检测。当发射装置中的元器件失效或 锁相环失锁时，发射装置工作不正常，报警装置就会启动报警。当接收装置发生工作电流或 噪声增益不正常时，报警装置也会启动；故障检测功能，包括电流检测和噪声检测。主要研究内容和关键技术1.多环叠加技术用传统的技术无法在该频段下实现超低相噪，故本方案采用多环叠加技术，变频环与锁相环相叠加的方式，即间接式频率合成和直接式频率合成相结合的方案实现低相 噪频率综合源，该技术可以避免倍频方案引入的相噪恶化，有效地降低频综的相位噪声； Ku频率综合源最终的相位噪声为L ^ -102dBc/HzilkHzo远远低于已见报道的_96dBc/ HzilkHz02.综合波形编码技术本方案采用综合波形编码技术，是将各种波形按逻辑关系综合后，由可编程逻辑 器件统一进行数字编码，综合波形编码能够同时产生四种波形信号脉冲幅度调制的PSK 信号，调幅信号TR脉冲，伪随 机码调相信号，载波抑制的ο- π相位编码调制PSK连续波。 该技术的优点在于可以同时处理多种类型的数字信号，统一进行波形编码，使得控制方式 更加简捷、安全可靠。对数字波形进行综合以后进行编码，该技术是将各种波形按逻辑关系 综合后，由单片机统一进行数字编码，综合波形编码能够同时产生四种波形信号脉冲幅度 调制的PSK信号，调幅信号TR脉冲，调相信号，载波抑制的ο- π相位编码调制PSK连续波。 该技术的优点在于可以同时处理多种类型的数字信号，统一进行波形编码，使得控制方式 更加简捷、安全可靠。
图1总系统框图；图2详细方案原理框图；图3发射装置原理框图；图4接收装置原理框图；图5跳频源原理框图；图6综合数字编码电路原理框图；图7报警装置原理框图；图SKu波段本振相位噪声测试图；图9L波段本振相位噪声测试图。
具体实施方式
—种一体化Ku波段综合数字编码收发指令装置，包括发射装置、接收装置、频率 源装置、综合数字编码装置；所述发射装置把来自综合数字编码装置的中频正交IQ信号上 变频处理后输出射频RFout信号；所述接收装置把来自外部天线的射频RFin信号下变频处 理后输出中频IF信号；所述频率源装置输出本振LO信号给发射装置和接收装置，分别用 于IQ信号上变频处理和RFin信号下变频处理。所述频率源装置输出的LO信号包括一本 振LOl信号和二本振L02信号，分别用于发射装置和接收装置进行两次上变频和两次下变 频；所述LOl信号由Ku波段跳频源产生，该跳频源由所述综合数字编码装置控制；所述L02 信号由直接倍频源产生。还包括报警装置，报警装置接收来自发射装置的功率检波信号、接 收装置的电流采样电压和噪声功率检波电压、以及频率源装置的锁相源锁定信号，输出报 警信号。所述Ku波段跳频源包括晶振以及叠加的变频环和锁相环；所述晶振产生的频率 信号经功分器后分别作为倍频链和锁相环的参考频率信号；所述倍频链和锁相环得到的信号经变频环混频后，再经滤波放大倍频得到LOl信号；所述锁相环包括依次连接的鉴相器、 环路滤波器和VCO压控振荡器；所述鉴相器在综合数字编码装置的控制下，对VCO的输出信 号和参考频率信号进行比相，最终得到压控电压将所述主信号的频率锁定在P波段所需频 点；所述倍频链包括倍频电路，所述参考频率信号经该倍频电路产生C波段点频源。所述综合数字编码装置包括时钟分配模块、数字编码单元和调频编码单元，所述 时钟分配模块把所述晶振生成的参考频率信号分别送给数字编码单元和调频编码单元；所 述数字编码单元包括数字编码模块、数字编码发码模块和DDS直接数字频率合成器；所述 数字编码模块、数字编码发码模块集成在FPGA中；所述数字编码模块内存有所需波形编 码，数字编码发码模块把波形编码转换为DDS的控制字编码，最终由DDS产生IQ信号；所述 调频编码单元包括锁相源编码模块和锁相源发码模块，它们集成在所述FPGA中；锁相源编 码模块内存有所需跳频编码，锁相源发码模块把跳频编码转换为Ku波段跳频源的数字信 号输出。所述发射装置包括依次连接的二混频器、前端滤波放大电路、一混频器、末端滤波 放大电路和微波开关；所述IQ信号分别滤波放大后，在二混频器中进行第一次上变频，得 到的信号经滤波放大后在一混频器中进行第二次上变频，得到的信号经放大滤波后经微波 开关输出；所述L02传入二混频器，LOl传入一混频器；外部控制信号经驱动电路连接微波 开关的控制端。所述接收装置包括相同的两个电路，分别是RFin-IFl电路和RFin_IF2电路； RFin-IFl电路和RFin-IF2电路的构成是，依次连接的限幅器、低噪声放大电路、一混频器、 滤波放大电路、二混频器和输出滤波电路；所述RFin信号经限幅和低噪声放大后在一混频 器中进行第一次下变频，得到的信号经放大滤波后在二混频器中进行第二次下变频，得到 的信号经放大滤波后输出IF1/IF2信号；所述LOl经功分后传入一混频器，L02经功分后传 入二混频器。所述接收装置中，限幅器为PIN 二极管限幅电路；低噪声放大电路为GaAs低 噪声FET ；二下变频器前还设有正交电桥。具体到本例中，结合附图。射装置主要实现发射中频正交信号的上变频、放大和射频激励开关等功能，最后 输出给功放；接收装置主要实现将天线接收的微波信号通过限幅、低噪声放大、下变频、滤 波输出中频信号等功能；频率源装置主要产生相参的本振信号以及各种时钟信号，并在综 合数字编码装置控制下实现频率跳变；综合数字编码装置主要产生跳频时所需的频率编码 和四种数字波形调制后的中频正交信号；报警装置用于检测频率源装置、发射装置、接收装 置的工作状态。发射装置中，IQ两路信号上变频合成一路射频信号，经过介质滤波器滤去混频中 产生的谐杂波，再使用GaAs异质结双极晶体管微波单片放大后，使用GaAs单片混频器上变 频到Ku波段，腔体滤波器滤除杂波电路后再使用GaAs单片放大器放大后经过开关输出。为 了增加发射激励信号与本振信号的隔离，在混频器的本振端口增加了一级隔离器。接收装置中，限幅器为PIN 二极管限幅电路，防止不正常大功率信号灌入接收装 置，烧毁器件。低噪声放大器选用GaAs低噪声FET，进行ADS仿真，使得电路稳定、输入输 出驻波合理、放大器增益和噪声满足要求。根据实际电路测试结果，本装置的接收低噪声放 大器噪声≤3. 5dB ；一次下变频采用滤波器滤除镜像频率，二次下变频为镜像抑制混频电路，使用正交电桥确保对镜像频率的抑制；输出滤波器为LC带通滤波器，一方面滤去多余 杂波，一方面取出中频带宽，提高接收灵敏度。跳频源装置中主要采用多环叠加技术用传统的技术无法在该频段下实现超低相 噪，故本方案采用多环叠加技术，变频环与锁相环相叠加的方式，即间接式频率合成和直接 式频率合成相结合的方案实现低相噪频率综合源，该技术可以避免倍频方案引入的相噪恶 化，有效地降低频综的相位噪声；Ku频率综合器最终的相位噪声为L≤-102dBc/HZ@lkHZ。 分频锁相具有锁稳定、杂散小、功耗小等特点，由鉴相器、环路滤波器、VCO组成。鉴相器为 数字模拟混合集成电路，在数字编码装置的控制下，以晶振信号为参考，将频率锁定在P波 段所需频点，然后再与晶振信号直接倍频产生的C波段点频源混频，经过滤波器放大倍频 以后，产生Ku波段的收发一本振。 综合数字编码装置采用综合波形编码技术本方案采用综合波形编码技术，对数 字波形进行综合以后进行编码，该技术是将各种波形按逻辑关系综合后，由FPGA统一进行 数字编码，综合波形编码能够同时产生四种波形信号脉冲幅度调制的PSK信号，调幅信号 TR脉冲，伪随机码调相信号，载波抑制的0-π相位编码调制PSK连续波。该技术的优点在 于可以同时处理多种类型的数字信号，统一进行波形编码，使得控制方式更加简捷、安全可罪。其中设计的难点在于四种波形的逻辑变换及控制，实际工作中，四种调制方式之 间的切换非常快，所以对四种波形分别进行编码，存储在内部ROM中，当需要哪种波形时， 直接从ROM中调出波形编码，然后通过波形编码发码模块转换为DDS的控制字编码，控制 DDS产生已调中频IQ信号。报警装置用于发射装置和接收机装置的故障检测。当发射装置中的元器件失效或 锁相环失锁时，发射装置工作不正常，报警装置就会启动报警。当接收装置发生工作电流或 噪声增益不正常时，报警装置也会启动；故障检测功能，包括电流检测和噪声检测。表1主要指标实际测试结果
权利要求一种一体化Ku波段综合数字编码收发指令装置，包括发射装置、接收装置、频率源装置、综合数字编码装置；所述发射装置把来自综合数字编码装置的中频正交IQ信号经上变频处理后输出射频RFout信号；所述接收装置把来自外部天线的射频RFin信号经下变频处理后输出中频IF信号；所述频率源装置输出本振LO信号给发射装置和接收装置，分别用于IQ信号上变频处理和RFin信号下变频处理，其特征是所述频率源装置输出的LO信号包括一本振LO1信号和二本振LO2信号，分别用于发射装置和接收装置进行两次上变频和两次下变频；所述LO1信号由Ku波段跳频源产生，该跳频源由所述综合数字编码装置控制；所述LO2信号由直接倍频源产生。
2.根据权利要求1所述的一体化Ku波段综合数字编码收发指令装置，其特征是还包括 报警装置，报警装置接收来自发射装置的功率检波信号、接收装置的电流采样电压和噪声 功率检波电压、以及频率源装置的锁相源锁定信号，输出报警信号。
3.根据权利要求1或2所述的一体化Ku波段综合数字编码收发指令装置，其特征是所 述Ku波段跳频源包括晶振以及叠加的变频环和锁相环；所述晶振产生的频率信号经功分 器后分别作为倍频链和锁相环的参考频率信号；所述倍频链和锁相环得到的信号经变频环 混频后，再经滤波放大倍频得到LOl信号；所述锁相环包括依次连接的鉴相器、环路滤波器和VCO压控振荡器；所述鉴相器在综 合数字编码装置的控制下，对VCO的输出信号和参考频率信号进行比相，最终得到压控电 压将所述主信号的频率锁定在P波段所需频点；所述倍频链包括倍频电路，所述参考频率信号经该倍频电路产生C波段点频源。
4.根据权利要求3所述的一体化Ku波段综合数字编码收发指令装置，其特征是所述综 合数字编码装置包括时钟分配模块、数字编码单元和调频编码单元，所述时钟分配模块把 所述晶振生成的参考频率信号分别送给数字编码单元和调频编码单元；所述数字编码单元包括数字编码模块、数字编码发码模块和DDS直接数字频率合成 器；所述数字编码模块、数字编码发码模块集成在可编程逻辑器件中，所述可编程逻辑器 件是FPGA ；所述数字编码模块内存有所需波形编码，数字编码发码模块把波形编码转换为 DDS的控制字编码，最终由DDS产生IQ信号；所述调频编码单元包括锁相源编码模块和锁相源发码模块，它们集成在所述FPGA中； 锁相源编码模块内存有所需跳频编码，锁相源发码模块把跳频编码转换为Ku波段跳频源 的数字信号输出。
5.根据权利要求4所述的一体化Ku波段综合数字编码收发指令装置，其特征是所述发 射装置包括依次连接的二混频器、前端滤波放大电路、一混频器、末端滤波放大电路和微波 开关；所述IQ信号分别滤波放大后，在二混频器中进行第一次上变频，得到的信号经滤波 放大后在一混频器中进行第二次上变频，得到的信号经放大滤波后经微波开关输出；所述 L02传入二混频器，LOl传入一混频器；外部控制信号经驱动电路连接微波开关的控制端。
6.根据权利要求5所述的一体化Ku波段综合数字编码收发指令装置，其特征是在发射 装置的一、二混频器的本振端口还设有一级隔离器。
7.根据权利要求6所述的一体化Ku波段综合数字编码收发指令装置，其特征是所述 接收装置包括相同的两个电路，分别是RFin-IFl电路和RFin-IF2电路；RFin-IFl电路和 RFin-IF2电路的构成是，依次连接的限幅器、低噪声放大电路、一混频器、滤波放大电路、二混频器和输出滤波电路；所述RFin信号经限幅和低噪声放大后在一混频器中进行第一次 下变频，得到的信号经放大滤波后在二混频器中进行第二次下变频，得到的信号经放大滤 波后输出IF1/IF2信号；所述LOl经功分后传入一混频器，L02经功分后传入二混频器。
8.根据权利要求7所述的一体化Ku波段综合数字编码收发指令装置，其特征是所述接 收装置中，限幅器为PIN 二极管限幅电路；低噪声放大电路为GaAs低噪声FET ；二下变频器 前还设有正交电桥。
专利摘要一体化Ku波段综合数字编码收发指令装置，构成是，发射装置把来自综合数字编码装置的中频正交IQ信号经上变频处理后输出射频RFout信号；接收装置把来自外部天线的射频RFin信号经下变频处理后输出中频IF信号；频率源装置输出本振LO信号给发射装置和接收装置，分别用于IQ信号上变频处理和RFin信号下变频处理。频率源装置输出的LO信号包括一本振LO1信号和二本振LO2信号，分别用于发射装置和接收装置进行两次上变频和两次下变频；LO1信号由Ku波段跳频源产生，该跳频源由综合数字编码装置控制；LO2信号由直接倍频源产生。本装置的优点在于可以同时处理多种类型的数字信号，统一进行波形编码，使得控制方式更加简捷、安全可靠。
文档编号H04B1/69GK201774528SQ20102002570
公开日2011年3月23日 申请日期2010年1月22日 优先权日2010年1月22日
发明者孙毓泽, 戚友琴, 朱承昆, 梅德来, 王健, 王梅, 王震, 胡启龙, 谢爽 申请人:南京誉葆科技有限公司