专利名称：一种交织和解交织的方法、交织器和解交织器的制作方法
技术领域：
本发明涉及通信领域，尤其是涉及一种交织和解交织的方法、交织器和解交织器。
背景技术：
FEC (Forward Error Correction，前向纠错)是一种在数据传输中进行错误控制的技术，已经被广泛应用于光通信等通信领域。FEC具有较强的纠错能力，当长距离数据传输的纠前误码率大于2E-2(表示传输2X IO2比特最多出现1比特错误)时，经过FEC纠错后误码率能够保持在1E-15以下。光通信系统中，信道中存在突发噪声，会导致突发误码。FEC本身具有一定的的纠正突发误码的能力，但是，当信道中突发噪声导致的突发误码超出了 FEC所具有的纠正突发误码的能力时，将会导致误码扩算，产生严重的纠后误码率。为对付突发误码，业界通常采用信道交织的方案，即将连续突发误码“打散”到不同的FEC码字中，使得每个码字的突发误码量小于FEC纠正突发误码的能力，具体做法为 在发端将经过FEC编码后的数据进行交织处理，交织处理后的数据经过信道传输后在接收端再进行相应的解交织处理，然后解交织处理处理后的数据在进行FEC译码。现有技术中有三种信道交织的方案块交织、bit间插交织、螺旋交织。图IA为块交织方案的示意图，块交织具体采用“行进列出”的方式，即存储器中以行为顺序缓存信息流，再以列方向输出信息流。图IB为bit交织方案的示意图，bit间插交织具体通过比特间插的方式混合两路
fn息流ο图IC为螺旋交织方案的示意图，螺旋交织具体采用“行进斜纹出”的方式，即存储器中以行为顺序缓存信息流，再以斜纹方向输出信息流。但是，上述现有的三种交织方案同分组卷积码译码器匹配纠正突发误码时，随着交织深度的增加，上述三种交织方案的纠正突发误码的能力会遇到瓶颈，而且这三种交织方案实现的复杂度高。
发明内容
为克服现有技术中的交织方案存在的问题，本发明提供一种交织和解交织的方法、交织器和解交织器。本发明的一方面提供一种交织方法，包括接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第一存储单元的 NXM个地址所指示的存储空间，其中，每个地址所指示的存储空间均能存储一帧数据，N和 M均为大于1的自然数；将所述第一存储单元的第((X-I) XM+Y+1)个地址所指示的存储空间中存储的数据转存到第二存储单元的第(YXN+X)个地址所指示的存储空间，其中，所述第二存储单元包含由NXM个地址所指示的存储空间，所述第二存储单元中的每个地址所指示的存储空间均能存储一帧数据；X = 1，2，. . .，N ;Y = 0，1，2，. . .，M-I ；按照地址顺序，将所述第二存储单元的NXM个地址所指示的空间中所存储的数据逐帧输出。本发明实施例的另一方面提供一种解交织方法，包括接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第三存储单元的 NXM个地址所指示的存储空间，其中，每个地址所指示的存储空间均能存储一帧数据，N和 M均为大于1的自然数；将所述第三存储单元的第(ΒΧΝ+Α)个地址所指示的存储空间中存储的数据转存到第四存储单元的第((A-I) ΧΜ+Β+1)个地址所指示的存储空间，其中，所述第四存储单元包含NXM个地址所指示的存储空间，所述第四存储单元的每个地址所指示的存储空间均能存储一帧数据；A= 1，2，···，Ν;Β = 0，1，2，···，Μ-1 ；按照地址顺序，以帧为单位将所述第四存储单元存储的NXM帧数据输出。本发明的又一方面提供一种交织器，包括第一存储单元、第二存储单元和交织处理器；所述第一存储单元和所述第二存储单元均有NXM个地址所指示的存储空间，每个地址所指示的存储空间均能存储一帧数据，N和M均为大于1的自然数。所述第一存储单元，用于接收NXM帧数据，并以帧为单位将所述NXM帧数据顺序存储到NXM个地址所指示的存储空间；所述交织处理器，用于从所述第一存储单元的第((X-I) ΧΜ+Υ+1)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第二存储单元的第 (ΥΧΝ+Χ)个地址所指示的存储空间，其中，X = 1,2,... ,N5Y = 0,1,2,... ,Μ；所述第二存储单元，用于按照地址顺序，将NXM个地址所示的空间中所存储的数据逐帧输出。本发明的再一方面提供一种解交织器，包括第三存储单元，第四存储单元和解交织处理器；所述第三存储单元和所述第四存储单元均有NXM个地址所指示的存储空间，每个地址所指示的存储空间均能存储一帧数据，N和M均为大于1的自然数；所述第三存储单元，用于接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第三存储单元的NXM个地址所指示的存储空间；所述解交织处理器，用于从所述第三存储单元的第(ΒΧΝ+Α)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储单元的第 ((A-I) ΧΜ+Β+1)个地址所指示的存储空间；A = 1，2，· · ·，N ;B = 0，1，2，· · ·，M-I ；所述第四存储单元，用于按照地址顺序，以帧为单位将其存储的NXM帧数据输
出ο本发明实施例提供的交织和解交织的方案，由于只需要通过转存数据帧改变数据帧之间的原始顺序就可以实现交织或解交织，故实现复杂度低，而且，结合了卷积码的特点来转存数据帧，可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着交织深度的增加而线性增加。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图IA为现有技术中块交织方案的示意图IB为现有技术中Bit交织方案的示意图IC为现有技术中螺旋交织方案的示意图2A为本发明实施例提供的交织方法的流程示意图2B为本发明实施例提供的交织方法中的数据转存示意图3A为本发明实施例提供的解交织方法的流程示意图3B为本发明实施例提供的解交织方法中的数据转存示意图
图4A为本发明实施例提供的交织器的第一结构示意图4B为本发明实施例提供的交织器的第二结构示意图5A为本发明实施例提供的解交织器的第一结构示意图5B为本发明实施例提供的解交织器的第二结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。本发明实施例提供一种交织方法，其流程如图2A所示，包括步骤S11，接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第一存储单元的NXM个地址所指示的存储空间，其中，每个地址所指示的存储空间均能存储一帧数据，N和M为大于1的自然数。在本发明中，NXM为交织深度，N和M的具体取值可以依据信道的突发噪声程度以及分组卷积码算法而定，例如，如果分组卷积码的一次分组卷积深度为K，则N = K，M通常可以取大于等于2的值，信道的突发噪声越大，M的取值就越大。在本发明中对N和M的具体取值不做限定。步骤S12，将所述第一存储单元的第((X-I) XM+Y+1)个地址所指示的存储空间中存储的数据转存到第二存储单元中的第(YXN+X)个地址所指示的存储空间，其中，所述第二存储单元包含由NXM个地址所指示的存储空间，所述第二存储单元中的每个地址所指示的存储空间均能存储一帧数据；X= 1，2，...，N;Y = 0，1，2，...，M-1。在本实施例中，第一存储单元和第二存储单元中的每个地址所指示的存储空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有L个比特，则每个地址所指示的存储空间的大小至少为L个比特，第一存储单元和第二存储单元的大小均至少为 NXMXL比特。步骤S13，按照地址顺序，将所述第二存储单元的NXM个地址所指示的空间中所存储的数据逐帧输出。从第二存储单元逐帧输出后的数据即是交织处理后的数据。
在一实施例中，步骤Sll接收的NXM帧数据具体是NXM帧经过分组卷积码编码处理后的数据。分组卷积码编码是FEC编码的一种，是现有技术，此处不再赘述。现结合图2B所示的数据转存过程示意图，对本发明实施例提供的交织方法做进一步的阐述。在本实施例中，第一存储单元和第二存储单元均包含有NXM个地址所指示的存储空间，且每个地址所指示的存储空间至少能存储一帧数据。首先，将NXM帧数据顺序存储到第一存储单元的NXM个地址所指示的存储空间中，每一帧数据均存储在一个地址所指示的存储空间中。如图2B所示，将第一存储单元中的NXM个地址中存储的数据依次标识为帧1、帧2........帧N*M。然后，将第一存储单元的第((X-I) XM+Y+1)个地址所指示的存储空间的一帧数据转存到第二存储单元的第(YXN+X)个地址所指示的存储空间，其中，X= 1,2, ...,N5Y =0,1,2, ... , M-I0需要说明的是，X需要取遍1到N中的每个值(包括1和N)，同样地， Y也需要取遍0到M-I中的每个值(包括0和M-1)。上述转存的具体过程为(1)、Y = 0，将第一存储单元中的地址((X-I) XM+0+1)所指示的存储空间存储的帧((X-I) XM+0+1)转存到第二存储单元中的地址(0ΧΝ+Χ)所指示的存储空间，即将第一存储单元中的地址1指示的存储空间所存储的帧1，转存到第二存储单元的地址1所指示的存储空间中；将第一存储单元中的地址M+1指示的存储空间所存储的帧M+1，转存到第二存储单元中的地址2所指示的存储空间中；将第一存储单元中的地址2M+1指示的存储空间所存储的帧2M+1转存到第二存储单元中的地址3所指示的存储空间中；将第一存储单元中的地址(N-I)*M+1指示的存储空间所存储的帧(N-I)*M+1转存到第二存储单元中的地址N所指示的存储空间中.(2), Y = 1，将第一存储单元中的地址((X-I) XM+1+1)所指示的存储空间存储的帧((X-I) XM+1+1)转存到第二存储单元中的地址(1XN+X)所指示的存储空间。在此情形中，X需取遍1到N中的每一个值(包括1和N)。X取遍1到N中的每个值时，将X的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。(3)、Y = 2，将第一存储单元中的地址((X-I) XM+2+1)所指示的存储空间存储的帧((X-I) XM+2+1)转存到第二存储单元中的地址QXN+X)所指示的存储空间。在此情形中，X需取遍1到N中的每一个值(包括1和N)。X取遍1到N中的每个值时，将X的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。(M)、Y = M-1，将第一存储单元中的地址((X-I) XM+M-1+1)所指示的存储空间存储的帧((X-1)XM+M-1+1)转存到第二存储单元中的地址((M-1) XN+X)所指示的存储空间。在此情形中，X需取遍1到N中的每一个值(包括1和N)。X取遍1到N中的每个值时，将X的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。在将第一存储单元存储的NXM帧数据转存到第二存储单元后，第二存储单元将其存储的NXM帧数据以帧为单位逐帧输出。第二存储单元输出的数据即是经过交织处理的数据。需要说明的是，在上述实施例描述转存的过程中，先是假定Y取一个具体值，然后X再取遍不同的值，可以理解的是，也可以先假定X取一个具体值，然后Y再取遍不同的值。本发明实施例提供的交织方法，只需通过转存数据帧改变数据帧之间的原始顺序，即可实现交织，故实现复杂度极低，而且，结合了卷积码的特点来转存数据帧，可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着交织深度的增加而线性增加。本发明实施例还提供一种解交织的方法，其流程如图3A所示，包括步骤S21，接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第三存储单元的NXM个地址所指示的存储空间，其中，每个地址所述指示的存储空间均能存储一帧数据，N和M均为大于1的自然数。在本发明中，NXM为交织深度，N和M的具体取值可以依据信道的突发噪声程度以及分组卷积码算法而定，例如，如果分组卷积码的一次分组卷积深度为K，则N = K，M通常可以取大于等于2的值，信道的突发噪声越大，M的取值就越大。在本发明中对N和M的具体取值不做限定。步骤S22，将所述第三存储单元的第(BXN+A)个地址所指示的存储空间中存储的数据转存到第四存储单元的第((A-I) XM+B+1)个地址所指示的存储空间，其中，所述第四存储单元包含NXM个地址所指示的存储空间，所述第四存储单元的每个地址所指示的存储空间均能存储一帧数据；A = 1，2，. . .，N ;B = 0，1，2，. . .，M-1。在本实施例中，第三存储单元和第四存储单元中的每个地址所指示的存储空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有L个比特，则每个地址所指示的存储空间的大小至少为L个比特，第三存储单元和第四存储单元的大小均至少为 NXMXL比特。步骤S23，按照地址顺序，以帧为单位将所述第四存储单元存储的NXM帧数据输
出ο在一实施例中，本发明实施例提供的解交织方法，还可以进一步包括对从第四存储单元读出的数据进行分组卷积码译码。分组卷积码译码是FEC译码的一种，是现有技术， 此处不再赘述。在另一实施例中，所述对从所述第四存储单元读出的数据进行分组卷积码译码具体包括将从所述第四存储单元的第A个地址到第AXM个地址所指示的空间中读出的数据作为一组数据，对该组数据进行完整的卷积码译码，输出第A帧数据。例如，将第四存储单元中第1个地址到第M个地址所指示的存储空间中存储的M帧数据作为一组，对该组数据进行完整的卷积码译码，输出得到第一帧数据；将第四存储单元中第2个地址到第M+1个地址所指示的存储空间中存储的M帧数据作为一组，对该组数据进行完整的卷积码译码，输出得到第2帧数据。卷积码译码的具体过程可以参考现有技术，此处不再赘述。现结合图IBB所示的数据转存过程示意图，对本发明实施例提供的解交织方法做进一步的阐述。在本实施例中，第三存储单元和第四存储单元均包含有NXM个地址所指示的存储空间，且每个地址所指示的存储空间至少能存储一帧数据。首先，将来自信道的NXM帧数据顺序存储到第三存储单元的NXM个地址所指示的存储空间中，每一帧数据均存储在一个地址所指示的存储空间中。如图:3B所示，将第三存储单元中的NXM个地址中存储的数据依次标识为帧1、帧2........帧N*M。然后，将第三存储单元的第(BXN+A)个地址所指示的存储空间的一帧数据转存到第四存储单元的第((A-I) XM+B+1)个地址所指示的存储空间，其中，A=I,2, ...,N5B=0,1,2,...,M-I0上述转存的具体过程为(1)、B = 0，将第三存储单元中的地址(0ΧΝ+Α)所指示的存储空间存储的帧 (0ΧΝ+Α)转存到第二存储单元中的地址((A-I) XM+0+1)所指示的存储空间，即将第三存储单元中的地址1指示的存储空间所存储的帧1，转存到第四存储单元的地址1所指示的存储空间中；将第三存储单元中的地址2指示的存储空间所存储的帧2，转存到第四存储单元中的地址M+1指示的存储空间中；将第三存储单元中的地址3指示的存储空间所存储的帧3，转存到第四存储单元中的地址2M+1所指示的存储空间中；将第三存储单元中的地址N指示的存储空间所存储的帧N，转存到第四存储单元中的地址(N-I)*M+1所指示的存储空间中。(2), B = 1，将第三存储单元中的地址(1XN+A)所指示的存储空间存储的帧 (1XN+A)，转存到第四存储单元中的地址((A-I) XM+1+1)所指示的存储空间。在此情形中，A需取遍1到N中的每一个值(包括1和N)。A取遍1到N中的每个值时，将A的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。(3)、B = 2，将第三存储单元中的地址QXN+A)所指示的存储空间存储的帧 (2XN+A)转存到第四存储单元中的地址((A-I) XM+2+1)所指示的存储空间。在此情形中， A需取遍1到N中的每一个值(包括1和N)。A取遍1到N中的每个值时，将A的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。(M)、B = M-I，将第三存储单元中的地址((M-I) XN+A)所指示的存储空间存储的帧((M-I) XN+A)转存到第四存储单元中的地址((A-I) XM+M-1+1)所指示的存储空间。在此情形中，A需取遍1到N中的每一个值(包括1和N)。A取遍1到N中的每个值时，将A 的具体取值代入上述表示地址的表达式，即可明确各帧转存的具体过程，此处不再一一列举。在将第三存储单元存储的NXM帧数据转存到第四存储单元后，第四存储单元将其存储的NXM帧数据以帧为单位逐帧输出。第四存储单元输出的数据即是经过解交织处理的数据。本发明实施例提供的解交织方法，只需通过转存数据帧改变数据帧之间的原始顺序，即可实现解交织，故实现复杂度极低，而且，结合了卷积码的特点来转存数据帧，可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着交织深度的增加而线性增加。相应于前文实施例描述的交织方法，本发明实施例还提供一种交织器，其结构如图4A所示，包括第一存储单元41、交织处理器42和第二存储单元43。其中，第一存储单元41和第二存储单元43均包含NXM个地址所指示的存储空间，每个地址所指示的存储空间均能存储一帧数据，N和M为大于1的自然数。在本实施例中，第一存储单元41和第二存储单元43中的每个地址所指示的存储空间的大小至少能匹配一帧数据的大小，也就是说， 如果一帧数据有L个比特，则每个地址所指示的存储空间的大小至少为L个比特，第一存储单元和第二存储单元的大小均至少为NXMXL比特。第一存储单元41，用于接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到NXM个地址所指示的存储空间中。交织处理器42，用于从第一存储单元41的第((X-I) XM+Y+1)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到第二存储单元42的第(YXN+X) 个地址所指示的存储空间，其中，X = 1，2，…，N;Y = 0，1，2，···，M-1。第二存储单元43，用于按照地址顺序，将NXM个地址所示的空间中所存储的数据逐帧输出。在一实施例中，还可以把分组卷积码编码器即成到本发明实施例中的交织器中。 如图4B所示，本发明实施例提供的交织器还可以进一步包括分组卷积码编码器44，用于对输入到分组卷积码编码器的数据进行分组卷积码编码，然后将分组卷积码编码得到的数据发送到所述第一存储单元41。本发明实施例提供的交织器进行转存处理时可以参考前文交织方法实施例中的相关描述，此处不再赘述。本发明实施例提供的交织器，只需通过转存数据帧改变数据帧之间的原始顺序， 即可实现交织，故实现复杂度极低，而且，结合了卷积码的特点来转存数据帧，可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着交织深度的增加而线性增加。相应于前文实施例描述的解交织方法，本发明实施例还提供一种解交织器，其结构如图5A所示，包括第三存储单元51、交织处理器52和第四存储单元53。其中，第三存储单元51和第四存储单元53均包含NXM个地址所指示的存储空间，每个地址所指示的存储空间均能存储一帧数据，N和M为大于1的自然数。在本实施例中，第三存储单元51和第四存储单元53中的每个地址所指示的存储空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有L个比特，则每个地址所指示的存储空间的大小至少为L个比特， 第三存储单元51和第四存储单元53的大小均至少为NXMXL比特。第三存储单元51，用于接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到NXM个地址所指示的存储空间中。解交织器52，用于从所述第三存储单元的第(BXN+A)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储单元的第((A-I) XM+B+1) 个地址所指示的存储空间；A = 1，2，. . .，N ;B = 0，1，2，. . .，M-1。第四存储单元53，用于按照地址顺序，以帧为单位将其存储的NXM帧数据逐帧输
出ο在一实施例中，分组卷积码译码器还可以集成到本发明实施例提供的解交织器中。如图5A所示，本发明实施提供的解交织器还可以进一步包括分组卷积码译码器M，用于基于所述第四存储单元53输出的数据进行分组卷积码译码。在又一实施例中，分组卷积码译码器具体将第四存储单元的第A个地址到第(A+M-1)个地址所指示的空间中的数据作为一组数据，对该组数据进行完整的卷积译码，输出第A帧数据。本发明实施例提供的解交织器进行转存处理时可以参考前文解交织方法实施例中的相关描述，此处不再赘述。本发明实施例提供的解交织器，只需通过转存数据帧改变数据帧之间的原始顺序，即可实现解交织，故实现复杂度极低，而且，结合了卷积码的特点来转存数据帧，可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着交织深度的增加而线性增加
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括只读存储器、随机存储器、磁盘或光盘等。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1.一种交织方法，其特征在于，所述方法包括接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第一存储单元的NXM个地址所指示的存储空间，其中，每个地址所指示的存储空间均能存储一帧数据，N和M为大于1的自然数；将所述第一存储单元的第((X-I) XM+Y+1)个地址所指示的存储空间中存储的数据转存到第二存储单元的第(YXN+X)个地址所指示的存储空间，其中，所述第二存储单元包含由NXM个地址所指示的存储空间，所述第二存储单元中的每个地址所指示的存储空间均能存储一帧数据；X = 1,2, ... ,N5Y = 0,1,2, ... ,M-I ；按照地址顺序，将所述第二存储单元的NXM个地址所指示的空间中所存储的数据逐帧输出。
2.如权利要求1所述的方法，其特征在于，所述接收的NXM帧数据具体为分组卷积码编码后的NXM帧数据。
3.一种解交织方法，其特征在于，所述方法包括接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第三存储单元的NXM个地址所指示的存储空间，其中，每个地址所指示的存储空间均能存储一帧数据，N和M均为大于1的自然数；将所述第三存储单元的第(BXN+A)个地址所指示的存储空间中存储的数据转存到第四存储单元的第((A-I) XM+B+1)个地址所指示的存储空间，其中，所述第四存储单元包含 NXM个地址所指示的存储空间，所述第四存储单元的每个地址所指示的存储空间均能存储一帧数据；A = 1,2, ... ,N5B = 0,1,2, ... ,M-I ；按照地址顺序，以帧为单位将所述第四存储单元存储的NXM帧数据输出。
4.如权利要求3所述的方法，其特征在于，所述方法还进一步包括对所述第四存储单元输出的数据进行分组卷积码译码。
5.如权利要求4所述的方法，其特征在于，所述对所述第四存储单元读出的数据进行分组卷积码译码具体包括将所述第四存储单元的第A个地址到第AXM个地址所指示的空间中输出的数据作为一组数据，对该组数据进行完整的卷积码译码，输出第A帧数据。
6.一种交织器，其特征在于，所述交织器包括第一存储单元、第二存储单元和交织处理器；所述第一存储单元和所述第二存储单元均有NXM个地址所指示的存储空间，每个地址所指示的存储空间均能存储一帧数据，N和M均为大于1的自然数；所述第一存储单元，用于接收NXM帧数据，并以帧为单位将所述NXM帧数据顺序存储到NXM个地址所指示的存储空间；所述交织处理器，用于从所述第一存储单元的第((X-I) XM+Y+1)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第二存储单元的第(YXN+X) 个地址所指示的存储空间，其中，X= 1,2,... ,N5Y = 0,1,2,... ,M-I ；所述第二存储单元，用于按照地址顺序，将NXM个地址所示的空间中所存储的数据逐帧输出。
7.如权利要求6所述的交织器，其特征在于，所述交织器还可以进一步包括分组卷积码编码器，用于对输入到分组卷积码编码器的数据进行分组卷积码编码，然后将分组卷积码编码得到的数据发送到所述第一存储单元。
8.一种解交织器，其特征在于，所述解交织器包括第三存储单元，第四存储单元和解交织处理器；所述第三存储单元和所述第四存储单元均有NXM个地址所指示的存储空间， 每个地址所指示的存储空间均能存储一帧数据，N和M均为大于1的自然数；所述第三存储单元，用于接收NXM帧数据，以帧为单位将所述NXM帧数据顺序存储到第三存储单元的NXM个地址所指示的存储空间；所述解交织处理器，用于从所述第三存储单元的第(BXN+A)个地址所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储单元的第 ((A-I) XM+B+1)个地址所指示的存储空间；A = 1，2，· · ·，N ;B = 0，1，2，· · ·，M-I ；所述第四存储单元，用于按照地址顺序，以帧为单位将其存储的NXM帧数据输出。
9.如权利要求8所述的解交织器，其特征在于，所述交织器还进一步包括分组卷积码译码器，用于基于所述第四存储单元输出的数据进行分组卷积码译码。
10.如权利要求9所述的解交织器，其特征在于，所述分组卷积码译码器具体用于将所述第四存储单元的第A个地址到第(A+M-1)个地址所指示的空间输出的数据作为一组数据，对该组数据进行完整的卷积译码，输出第A帧数据。
全文摘要
本发明涉及通信领域，尤其涉及一种交织和解交织的方法、交织器和解交织器。该交织方法包括接收N×M帧数据，以帧为单位将所述N×M帧数据顺序存储到第一存储单元的N×M个地址所指示的存储空间；将所述第一存储单元的第((X-1)×M+Y+1)个地址所指示的存储空间中存储的数据转存到第二存储单元的第(Y×N+X)个地址所指示的存储空间，其中，所述第二存储单元包含由N×M个地址所指示的存储空间，所述第二存储单元中的每个地址所指示的存储空间均能存储一帧数据；按照地址顺序，将所述第二存储单元的N×M个地址所指示的空间中所存储的数据逐帧输出。本发明的交织和解交织方案实现复杂度低，具有较高的纠正突发误码的能力。
文档编号H04L1/00GK102318249SQ201180001704
公开日2012年1月11日 申请日期2011年7月29日 优先权日2011年7月29日
发明者斯陀亚呢维齐·尼伯伊萨, 李扬, 赵羽 申请人:华为技术有限公司