专利名称：一种全数字可配置动态信道分路技术的设计方法
技术领域：
本发明涉及通信领域中的一种全数字可配置动态信道分路技术的设计方法，具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点，适用于同时处理多路信号的场合，特别适合星状网通信系统中心站。
背景技术：
目前对于数字分路技术国内外有一定经验，实现数字分路技术常用的有三种基本方法带通滤波器组法、树形结构滤波器组法和多相阵列FFT法。带通滤波器组法虽然形式灵活多样，但其实现困难、计算复杂度高、计算量大；树形结构滤波器组法的实现比多相阵列FFT法要简单，但多相阵列FFT法的计算效率要优于树形，尤其是随着通道数目的增加 计算效率越发显得突出。FFT变换实际上完成了载频搬移和卷积滤波两个过程，即将有载频的信号搬移到零频率后再用低通滤波器得到所需信号。对于多相阵列FFT的数字分路技术我们已经采用并行结构将其实现，但随着系统要求分路路数不断增加，甚至达到几百路，如果还采用并行结构实现，资源也将是成倍增加，最终无法实现。为此我们研究了多相阵列FFT的串行结构实现方法，最终研究出一种全数字可配置动态信道分路技术，可以实现对分路路数进行动态配置扩展。
发明内容
本发明所要解决的技术问题在于避免上述背景技术中提到的并行实现结构的数字分路技术的不足之处而提供一种全数字可配置动态信道分路技术设计方法。本发明具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点。本发明的目的是这样实现的，它包括步骤①合路信号数据首先经过第I至第N存储器，第I至第N存储器是深度为R的双端口 RAM，根据配置选择分路路数C，其中N为自然数，C^R ;每个数据时钟写入第I存储器一个合路信号数据，数据写入地址是接着上一状态的写入地址在O至C-I个地址中循环；当一个合路信号数据来时写入第I存储器的地址a中，同时第I存储器地址a中的原存储数据将移入到第2存储器中的对应地址中，第2存储器的写入地址变化与第I存储器相同，以此类推，第I至第N双端口 RAM组成一个相互连接的串行存储结构；②在连续Y个合路信号数据进入存储器存储后，在高倍工作时钟下，第I至第N存储器同时分别按照写入地址从旧到新的顺序依次循环读出C个合路信号数据，并分别与N组滤波器系数对应相乘相加，得到各路成型滤波后的串行数据，从而实现可配置的多相滤波器组模块；其中，Y为满足经过多相滤波器组计算后输出数据采样点数的输入抽样因子；③多相滤波后的各路串行数据接着进行R点FFT计算；根据Good-Thomas FFT算法，信号第一级需要对输入数据进行重新排序并调整为K点的并行数据，然后经过K点FFT模块完成K点的FFT计算，之后第二级将第一级的数据调整为L点的并行数据，经过L点的FFT模块完成L点的FFT计算，以此类推在经过第X级的FFT计算并将输出结果重新排序输出后，最终完成R = K*L*…*M点的FFT计算；其中所做FFT级数可以根据分路路数可配置动态增加或删减，每一级FFT都是通过RAM调整输出下级所需要的并行数据和M点FFT计算模块构成，最终实现可配置的FFT模块；其中，K、L、M分别表示所做FFT的点数。完成全数字可配置动态信道分路技术的设计。本发明相比背景技术具有如下优点采用的可配置动态串行结构实现数字分路技术，可扩展能力强，处理分路路数灵活，能够按照分路路数灵活配置多相滤波器的双端口RAM块数和FFT级数，可支持甚至达到上百路的分路要求，同时相比并行结构资源消耗低，处理时钟也相对降低，便于工程实现。
图I是本发明实施例的电原理方框图。图I中由可配置的多相滤波器组、可配置的X级FFT以及输出排序组成。
·
图2是本发明可配置的多相滤波器组的实现原理框图。图3是本发明可配置的第X级和第X+1级FFT的实现原理框图。
具体实施例方式参照图I至图3，图I是本发明实施例的电原理方框图，它主要包括可配置的多相滤波器组、可配置的X级FFT模块以及输出排序模块组成。本发明包括步骤①合路信号数据首先经过第I至第N存储器，第I至第N存储器是深度为R的双端口 RAM，根据配置选择分路路数C，其中N为自然数，C^R ;每个数据时钟写入第I存储器一个合路信号数据，数据写入地址是接着上一状态的写入地址在O至C-I个地址中循环；当一个合路信号数据来时写入第I存储器的地址a中，同时第I存储器地址a中的原存储数据将移入到第2存储器中的对应地址中，第2存储器的写入地址变化与第I存储器相同，以此类推，第I至第N双端口 RAM组成一个相互连接的串行存储结构。②在连续Y个合路信号数据进入存储器存储后，在高倍工作时钟下，第I至第N存储器同时分别按照写入地址从旧到新的顺序依次循环读出C个合路信号数据，并分别与N组滤波器系数对应相乘相加，得到各路成型滤波后的串行数据，从而实现可配置的多相滤波器组模块；其中，Y为满足经过多相滤波器组计算后输出数据采样点数的输入抽样因子。本实施例中多相滤波器组可由如图2中多组双端口 RAM串行实现，每块双端口 RAM可以根据最大分路路数预先选择存储深度，根据成型滤波器系数阶数决定RAM的块数N，如图2所示可最大支持的分路路数为R，共有N个RAM串行实现，即成型滤波器系数阶数为N*R，而每组滤波器系数可由成型滤波器系数抽取得到。以分路路数5路为例，为保证抽取后信号是4倍采样点(信号间隔为I. 6倍符号率)，需要连续进入RAM两个合路信号数据再做一次成型滤波计算，假设RAMl上一状态已经存有5个数据分别是5、4、3、2、1，经过两个数据时钟，紧接着上个状态的写入地址0，将数据6和7依次写入地址4和3中，RAMl输出端口 qa将保留的数据I和2移入RAM2中，同时RAMl输出端口 qb将循环读出数据3、4、5、6、7，分别与对应的系数相乘相加后得到各路成型后的滤波结果，系数查找表可以复用从而节约资源。本实施例中，双端口 RAM可以动态配置分路路数，最大配置路数为R，使得同时支持多种路数动态切换，以适应系统需要。③多相滤波后的信号进行FFT计算，使得各路信号均匀排列在基带上，最终完成多路信号的分路。FFT计算采用串并行结构实现，FFT点数可根据分路路数动态配置，即所做FFT级数可以根据分路路数可配置动态增加或删减，每一级FFT都是由双端口 RAM进行缓存以及M点FFT模块构成。本实施例中采用Good-Thomas FFT算法进行FFT计算，如图3所示第X级和第X+1级计算的FFT点数为M*L，并且可以动态配置增加级数得到所需要的FFT点数，每一级中包括输入、输出地址寻址模块，RAM块以及并行的M点的FFT计算模块。首先需要按照Good-Thomas FFT算法计算出M*L点的输入输出映射表，然后根据输入的顺序表进行排序，得到M点的并行数据，之后做M点FFT计算并将结 果串行输出，根据输入映射表将数据转换成L点的并行数据并进行L点的FFT计算，将FFT计算后的结果串行输出，根据输出映射表重新排序输出即得到M*L点的FFT结果。本实施例中，FFT的级数可以动态配置组合，配置原则需要根据系统设计路数及Good-Thomas FFT算法综合考虑，使得能够同时支持多种路数动态切换完成对相应长度的FFT串行计算。
权利要求
1.一种全数字可配置动态信道分路技术的设计方法，其特征在于包括步骤 ①合路信号数据首先经过第I至第N存储器，第I至第N存储器是深度为R的双端口RAM，根据配置选择分路路数C，其中N为自然数，C < R ;每个数据时钟写入第I存储器一个合路信号数据，数据写入地址是接着上一状态的写入地址在O至C-I个地址中循环；当一个合路信号数据来时写入第I存储器的地址a中，同时第I存储器地址a中的原存储数据将移入到第2存储器中的对应地址中，第2存储器的写入地址变化与第I存储器相同，以此类推，第I至第N双端口 RAM组成一个相互连接的串行存储结构； ②在连续Y个合路信号数据进入存储器存储后，在高倍工作时钟下，第I至第N存储器同时分别按照写入地址从旧到新的顺序依次循环读出C个合路信号数据，并分别与N组滤波器系数对应相乘相加，得到各路成型滤波后的串行数据，从而实现可配置的多相滤波器组模块；其中，Y为满足经过多相滤波器组计算后输出数据采样点数的输入抽样因子； ③多相滤波后的各路串行数据接着进行R点FFT计算；根据Good-ThomasFFT算法，信号第一级需要对输入数据进行重新排序并调整为K点的并行数据，然后经过K点FFT模块完成K点的FFT计算，之后第二级将第一级的数据调整为L点的并行数据，经过L点的FFT模块完成L点的FFT计算，以此类推在经过第X级的FFT计算并将输出结果重新排序输出后，最终完成R = K*L*…*M点的FFT计算；其中所做FFT级数可以根据分路路数可配置动态增加或删减，每一级FFT都是通过RAM调整输出下级所需要的并行数据和M点FFT计算模块构成，最终实现可配置的FFT模块；其中，K、L、M分别表示所做FFT的点数； 完成全数字可配置动态信道分路技术的设计。
2.根据权利要求I所述的一种全数字可配置动态信道分路技术的设计方法，其特征在于步骤①中，分路路数C可以根据系统要求任意配置或扩展。
3.根据权利要求I所述的一种全数字可配置动态信道分路技术的设计方法，其特征在于步骤②中，高倍工作时钟为大于或等于3倍的数据时钟。
4.根据权利要求I所述的一种全数字可配置动态信道分路技术的设计方法，其特征在于步骤③中，所做FFT的级数可以根据分路路数动态增加或删减。
全文摘要
本发明公开了一种全数字可配置动态信道分路技术的设计方法，它涉及通信领域中数字信号处理的滤波、抽取以及多点FFT等技术。它通过采用串并结合的结构实现了多相滤波器以及模块化多点FFT，从而完成对多路信号的分路，此实现方法减少了硬件复杂度，且可通过配置参数兼容多种分路路数，路数可扩展至上百路，提高了单个解调器的处理能力及灵活性。本发明具有模块化特点，通过更换不同的FFT模块可灵活调整兼容的分路路数，而整体结构不用调整，具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点，适用于同时处理多路信号的场合，特别适合星状网通信系统中心站。
文档编号H04B1/00GK102790623SQ20121023174
公开日2012年11月21日 申请日期2012年7月5日 优先权日2012年7月5日
发明者岳田, 张娜, 张鹏宗, 李辉, 王利军 申请人:中国电子科技集团公司第五十四研究所