专利名称：基于分位数的甚低频雷电脉冲消除方法及装置的制作方法
技术领域：
本发明属于无线电长波通信领域，可很好地对雷电脉冲信号进行抑制，以改进甚低频接收机通信质量的基于分位数的甚低频雷电脉冲消除方法及装置。
背景技术：
低频或甚低频无线电通信有许多优点，其中最重要的优点是可以单站实现远程通信(全球)。因此低频甚低频通信在远程船舶通信、导航等领域有重要的应用。影响低频或甚低频通信性能的主要因素是大气中的雷电噪声，低频或甚低频频段受到的自然噪声干扰远大于其它频段，这种自然噪声也称为大气噪声。在实际通信中，如遇本地或远地区发生雷电，大气噪声干扰表现为一长串的强烈脉冲，干扰模式非常复杂且随 时间变化，己经不能用高斯噪声模型近似。这种复杂的噪声严重影响接收机的可靠性和稳定性，这就要求通信接收系统不仅要具有极高的灵敏度，而且还要有很强的抗干扰能力。现有的数字中频接收机，在接收机输入前端采用二极管限幅方式，压制雷电脉冲干扰，其作用机理是，如果输入电平大于二极管的反向击穿电压，那么输入的电压将被钳位即不可超过击穿电压，从而达到压制雷电脉冲的作用，进入数字处理部分。其缺点很明显，首先二极管的反向击穿电压不可调，是固定的，而通信信号的强度与通信距离相关，是变化的，这样就造成了在检测端无法达到最优；其次，用这种固定电平的方式，雷电能量还有相当一部分能量，仍然进入接收机影响检测。目前在数字接收机中还没有采用相关技术或其它方法实现抗雷电脉冲的干扰。
发明内容
本发明的目的是为了克服现有技术缺陷，提供一种能够有效抑制雷电脉冲以提高通信质量的基于分位数的甚低频雷电脉冲消除方法及装置。为实现上述目的，本发明设计的基于分位数的甚低频雷电脉冲消除方法，包括以下步骤I)、设置雷电脉冲的初始起控电平Kn值；2)、将接收机实时接收的数据取绝对值存于寄存器A中，统计A大于Kn的个数M ;3)、当M大于或小于雷电脉冲抑制数的目标值阈值范围时，调整Kn值，重复执行步骤2)，直至M位于雷电脉冲抑制数的目标值阈值范围内；4)、取步骤3)中获得的Kn值，作为目标起控电平；5)、判断接收机接收的数据是否小于目标起控电平小于则直接输出数据，大于则输出为零；6)、接收机重复执行步骤I)至步骤5)，对接收机接收的数据进行实时处理。在上述技术方案的步骤I)中，在步骤I)中，先设定参数Kn、Exp_Q、Rn、SHn、M，Ln其中Kn为雷电脉冲的初始起控电平，O ^ Kn ^ K, K为电平量化最大值；Exp_Q为所需抑制的雷电脉冲百分数，10% ( Exp_Q ( 20% ； Rn为Exp_Q的允许误差范围即容忍度，实际控制的范围为上阈值是Exp_Q+Rn、下阈值是Exp_Q-Rn，Rn的取值范围一般是2% ^ Rn ^ 5% ；δ Hn为Kn的正负调整步长，O彡δ Hn彡Kn ;Μ用于记录统计计数值，其值存储于RAM中；Ln是调整长度，其值小于等于RAM的容量；然后对接收机接收的数据进行判断，当接收的数据小于零时取反，存储至寄存器并记为Α，当接收的数据大于零时，直接存储至寄存器并记为Α。在上述技术方案的步骤2)中，统计M值的具体方法是，首先置Μ=0，每写入数据时，判断A是否大于Κη，大于Kn则M加1，并在RAM的当前地址写入标志位1，小于Kn则M加O,并在RAM的当前地址写入标志位O ;设置RAM的读地址始终位于写地址的前一位，同时从RAM中读出数据，读出标志位，当标志位为I时M减1，当标志位为O时M减0，写地址加1，设定一个调整长度为一个周期，直至读完一个周期内RAM中的数据，并将M值作为下一步调 整Kn值的依据。在上述技术方案的步骤3)中，调整Kn值的具体方法是，一个周期内RAM接收数据总数乘以Exp_Q为雷电脉冲抑制数的目标值数值，接收数据总数乘以(Exp_Q+Rn)为上阈值，接收数据总数乘以(Exp_Q_Rn)为下阈值，当M大于上阈值时，Kn+δ Hn作为新的Kn;当M小于下阈值时，Kn-δ Hn作为新的Kn ;执行步骤4)，直至M在上下阈值内时取该Kn值为目标起控电平。在上述技术方案中，使用RAM记录标志位，所述读地址和写地址为指针计数方式控制，采用状态机的工作方式来完成对RAM中数据的读写。本发明还提供了实现上述基于分位数的甚低频雷电脉冲消除方法的装置，包括天线接口、差分放大器、Α/D转换器、FPGA芯片和晶振，所述天线接口的输出端与所述差分放大器的输入端连接，所述差分放大器的输出端与所述Α/D转换器的输入端连接，所述Α/D转换器的输入端与所述晶振连接，所述Α/D转换器的输出端与所述FPGA芯片的输入端连接，所述FPGA芯片中设有甚低频雷电脉冲消除算法模块。本发明通过自适应调节算法实时调整目标起控电平，超过目标起控电平的接收信号值将被置“0”，从而得到高斯化的信号，将处理后的高斯化信号传递给基于高斯噪声下的最优接收机进一步处理，以获得最佳接收效果，可有效免除信道噪声模型的参数估计，避免控制信道增益、无需确定噪声类型以及对噪声幅度统计规律的先验知识的了解，即可直接在接收机的数据处理模块中使用本发明方法抑制雷电脉冲信号输出，有效改进了甚低频接收机数据处理的效率和准确性，提高了通信的可靠性和有效性。此外，本发明采用状态机的工作方式来完成对RAM中数据的读写，随机存储器来实现状态的记忆转移，每次读或写都要提供相应地址及控制信号，存储容量大，必要时可外挂存储器，可用于处理大规模的数据，大大提高了统计量的计算精度。
图I是采用本发明方法的接收机模块框图；图2是本发明方法流程3是本发明方法中的Kn参数调整示意图；；图4是本发明方法中存储器写入数据和读出数据示意图；图5是本发明装置的电路结构图中1 一目标起控电平调整模块；2—参数估计器；reset—复位信号，clock—时钟号，Kn一初始起控电平，Km-目标起控电平，Rn一需抑制的雷电脉冲上下波动的范围，Exp_Q—需抑制的雷电脉冲百分数，iin—接收到的数据，iwt—输出处理后的数据；11_天线接口 ；12—差分放大器；13 — Α/D转换器；14一FPGA ;15_晶振。
具体实施例方式以下结合附图和具体实施例对本发明作进一步的详细描述本说明书中的RAM为随机存储器。参阅图2所示，基于分位数的甚低频雷电脉冲消除方法，包括以下步骤 I)、设定参数 Kn、Exp_Q、Rn、δΗη、Μ, Ln 其中Kn为雷电脉冲的初始起控电平，Kn设置寄存器内，O ^ Kn ^ K，K为电平量化的最大值，K的最大值这样确定若接收机的Α/D采样精度为16位，则K=2~15-l ;若接收机的Α/D采样精度为24位，则K=2~24-l ；Exp_Q为所需抑制的雷电脉冲百分数，10% ( Exp_Q ( 20% ；Rn为Exp_Q上下波动的阈值范围，2% ^ Rn ^ 5% ；δ Hn为Kn的正负调整步长，O彡δ Hn彡Kn ；M为寄存器统计计数值，M的初始值为O ;Ln为调整长度，其值小于等于RAM的容量；2)、向寄存器中写入数据对接收机接收的数据进行判断，当接收的数据小于零时取反，存储至寄存器并记为Α，当接收的数据大于零时，存储至寄存器并记为A ;3)、置Μ=0，每次写入数据时，判断A是否大于Κη，大于Kn则M加I并在RAM的当前地址写入标志位1，小于Kn则M加O并在RAM的当前地址写入标志位O ;设置RAM的读地址始终位于写地址的前一位，若读地址达到调整长度，置读地址为O ;4)、从RAM中读出数据读出标志位，当标志位为I时M减I,当标志位为O时M减O,写地址加I ;若写地址到达调整长度，置写地址为O，并调整Kn的值；5)、调整Kn的值一个周期内接收数据总数乘以Exp_Q为雷电脉冲抑制数的目标值数值，接收数据总数乘以(Exp_Q+Rn)为上阈值，接收数据总数乘以(Exp_Q-Rn)为下阈值。当M大于上阈值时，Κη+δΗη作为新的Kn ;当M小于下阈值时，Kn-δ Hn作为新的Kn;执行步骤4)，直至M在上下阈值内时，取当前Kn值为目标起控电平Km ;由于雷电脉冲出现的随机性和波动性，为了避免不必要的调整动作而导致算法性能的衰落，设置容忍度是非常必要的，增加容忍度后实际的调整是在超出容忍度的限定范围之后，才实施调整动作，从而大大提高了算法在实际运行中的稳定性。期望的百分位置取值在109Γ20%，容忍度的设定为最大幅度的2°/Γ5%效果较好；6)、判断接收机接收的数据是否小于目标起控电平Km:小于则直接输出数据，大于则输出为零；7)、接收机重复执行步骤2)至步骤6)，对接收机接收的数据进行实时处理。使用RAM记录标志位，所述读地址和写地址为指针计数方式，采用状态机的工作方式来完成对RAM中数据的读写。本发明方法应用于通信接收机模数转换后的数字处理部分，在FPGA(大规模可编程逻辑)上的实施例参阅图2所示，实现流程为控制算法开始判断是否初始化模块是，则对FPGA模块中的参数变量Kn、Exp_Q、Rn、δΗη、M进行初始化，之后再继续判断是否初始化模块；否，则进入状态机中的写准备状态。写准备状态判断接收机接收的数据是否大于零若接收数据大于0，则对数据取反；若接收数据小于0，则数据保持不变。之后存入寄存器A中，进入状态机中的写状态。写状态判断A是否大于起控电平是，则统计计数值加1，同时往当前地址写入标志位I ;否，则统计计数值加0，同时往当前地址写入标志位O。之后进入状态机中的读准备状态。读准备状态控制读地址始终保持在写地址前一位，当读地址到达调整长度时，读 地址置零，以保证读地址不超过调整长度，之后进入等待状态。等待状态等待一个时钟，RAM才可读取数据，之后进入状态机中的读状态。读状态当前读地址中，判断读出的标志位是否为I :是，则统计计数值减I ;否，则统计计数值减O。写地址加1，判断写地址是否到达调整长度是，则先将写地址置0，之后进入起控电平调整状态，调整完起控电平后，再对数据进行处理；否，则直接进入对数据处理的阶段。起控电平调整状态即前面所述的调整方法。当M大于上阈值时，即表明超Kn的接收信号数值较多，需加调整步长S Hn以增大起控电平；当M小于下阈值时，即表明超Kn的接收信号数值少，需减调整步长S Hn以减小起控电平；iM在上下阈值内，此时的调整步长为“0”，以保持Kn不变。数据处理阶段则判断对输入数据是否小于起控电平是，则输出为最原始的输入数据，即数据不处理；否，则输出为零，即置“O”。结束后，判断是否初始模块，重复上述过程，通过迭代算法实现。参阅图I所示的接收机模块框图，低频或甚低频接收下来的信号iin包含有所需要的有用通信信号以及噪声干扰，噪声干扰部分包括统计特性呈现高斯分布的背景噪声和幅度统计规律呈现以脉冲特性的雷电干扰，后者干扰强度大，其幅度是有用通信信号的上百倍，尽管脉冲持续时间较短，但如果不加以处理将严重影响通信接收机的可靠性。通过一种自适应调节算法来调整起控电平，超过起控电平的接收信号值将被置“ O ”，从而得到高斯化的信号，将处理过后的高斯化信号传递给基于高斯噪声下的最优接收机进一步处理之后输出数据i-，以获得最佳接收效果。参阅图3所示的Kn调整示意图，期望的百分位置对应Exp_Q，即为本发明方法中所需抑制的雷电脉冲百分数；在1^的范围内上下波动，为所需抑制的雷电脉冲百分数的上下阈值，目标起控电平Km的目的是达到所需抑制的雷电脉冲百分数在上下阈值的范围之内，将任意设定的初始起控Kn通过迭代算法往目标起控电平逐步靠拢，得到期望的目标起控电平Km。参阅图4所示的存储器写入数据和读出数据示意图，各个分解的图中，图4. I标示写入新的标志位I ;从图4. I至图4. 2可以看出，读写指针往右移一位，RAM存储器地址标号为I的存储空间写入新的标志位1，覆盖之前的标志位O ;从图4. 2至图4. 3表示，经过多次的指针移位后，写指针到达调整长度，置读指针地址为0，RAM存储器地址2至499(499+1=500为一个周期，即调整长度)的标志位被再一次写入覆盖；从图4. 3至图4. 4可以看出，起控电平被调整之后，读指针回到地址O端，存储标志位的为RAM，读地址和写地址为指针计数方式控制，采用状态机的工作方式来完成对RAM中数据的读写，实现状态的记忆转移，每次读或写都要提供相应地址及控制信号。优点是存储容量可以做得很大，必要时甚至可外挂存储器，适合处理大规模的数据，对于提高统计量的计算精度十分有利。图5所示为本发明装置的结构图，包括天线接口 11、差分放大器12、Α/D转换器13、FPGA芯片14和晶振15，天线接口 11的输出端与所述差分放大器12的输入端连接，差分放大器12的输出端与所述Α/D转换器13的输入端连接，Α/D转换器13的输出端与FPGA芯片14的输入端连接，Α/D转换器13的输入端还与晶振15连接，FPGA芯片14中设有甚低频雷电脉冲消除算法模块。本发明装置的工作原理是天线接收下来的甚低频信号，经前置的低噪放大后，通过图5中的SMA天线接口 11进入差分放大器12，差分放大器12采用AD8138芯片，完成单路信号转变成双路差分信号，进入Α/D转换器13，A/D转换器13采用LTC2208芯片，双路差分信号进入LTC2208芯片的差分模拟输入引脚AINl和AIN2。 LTC2208芯片的工作差分时钟由晶振15提供，晶振15采用差分晶振，为125MHz ；LTC2208芯片的数据总线DA0 DA15均连接25 Ω电阻，作为FPGA的数据输入端；LTC2208的CLK0UTA引脚为FPGA芯片14提供工作时钟；A/D芯片的工作状态通过FPGA芯片14的ADC_shutdown 引脚控制。FPGA芯片14中的雷电消除算法模块接在数据采集后，处理后的数据送往下一级数字下变频模块，完成去除载频低通滤波等功能。FPGA中的雷电消除算法模块所必须的参数可由PC端通过网络传输到电路板的DSP控制器，并通过DSP外设读写命令加载到FPGA芯片14中的雷电消除算法模块。FPGA 芯片 14 和 DSP(TMS320VC54XX 系列)的连接由控制线 DS、IS、RW 以及 I0STRB，数据总线D(TD15，地址总线A12115构成。主要用于完成参数的加载和读取。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
权利要求
1.一种基于分位数的甚低频雷电脉冲消除方法，该方法包括以下步骤1)、设置雷电脉冲的初始起控电平Kn值；2)、将接收机实时接收的数据取绝对值存于寄存器A中，统计A大于Kn的个数M;3)、当M大于或小于雷电脉冲抑制数的目标值阈值范围时，调整Kn值，重复执行步骤 2)，直至M位于雷电脉冲抑制数的目标值阈值范围内；4)、取步骤3)中获得的Kn值，作为目标起控电平；5)、判断接收机接收的数据是否小于目标起控电平小于则直接输出数据，大于则输出为零；6)、接收机重复执行步骤I)至步骤5)，对接收机接收的数据进行实时处理。
2.根据权利要求I所述的基于分位数的甚低频雷电脉冲消除方法，其特征在于在步骤I)中，先设定参数Kn、Exp_Q、Rn、SHn、M，Ln其中Kn为雷电脉冲的初始起控电平，O彡Kn彡K，K为电平量化最大值；Exp_Q为所需抑制的雷电脉冲百分数，10%彡Exp_ Q ( 20% ； Rn为Exp_Q的允许误差范围即容忍度，实际控制的范围为上阈值是Exp_Q+Rn、 下阈值是Exp_Q-Rn，Rn的取值范围一般是2% ^ Rn ^ 5% ; δ Hn为Kn的正负调整步长， O ^ δ Hn ^ Kn ;Μ用于记录统计计数值，其值存储于RAM中；Ln是调整长度，其值小于等于 RAM的容量；然后对接收机接收的数据进行判断，当接收的数据小于零时取反，存储至寄存器并记为A，当接收的数据大于零时，直接存储至寄存器并记为A。
3.根据权利要求2所述的基于分位数的甚低频雷电脉冲消除方法，其特征在于步骤2)中，统计M值的具体方法是，首先置M=0，每写入数据时，判断A是否大于Kn，大于Kn则M 加1，并在RAM的当前地址写入标志位1，小于Kn则M加0，并在RAM的当前地址写入标志位 O ;设置RAM的读地址始终位于写地址的前一位，同时从RAM中读出数据，读出标志位，当标志位为I时M减I，当标志位为O时M减0，写地址加I，设定一个调整长度为一个周期，直至读完一个周期内RAM中的数据，并将M值作为下一步调整Kn值的依据。
4.根据权利要求3所述的基于分位数的甚低频雷电脉冲消除方法，其特征在于步骤3)中，调整Kn值的具体方法是，一个周期内RAM接收数据总数乘以Exp_QS雷电脉冲抑制数的目标值数值，接收数据总数乘以(Exp_Q+Rn )为上阈值，接收数据总数乘以(Exp_Q-Rn ) 为下阈值，当M大于上阈值时，Κη+δΗη作为新的Kn ;当M小于下阈值时，Kn-δ Hn作为新的Kn ;执行步骤4)，直至M在上下阈值内时取该Kn值为目标起控电平。
5.根据权利要求I所述的基于分位数的甚低频雷电脉冲消除方法，其特征在于使用 RAM记录标志位，所述读地址和写地址为指针计数方式控制，采用状态机的工作方式来完成对RAM中数据的读写。
6.一种实现权利要求I所述的基于分位数的甚低频雷电脉冲消除方法的装置，其特征在于包括天线接口(I I)、差分放大器(12 )、A/D转换器(13)、FPGA芯片(14 )和晶振(15 )， 所述天线接口(11)的输出端与所述差分放大器(12)的输入端连接，所述差分放大器(12) 的输出端与所述A/D转换器(13)的输入端连接，所述A/D转换器(13)的输入端与所述晶振(15)连接，所述A/D转换器(13)的输出端与所述FPGA芯片(14)的输入端连接，所述FPGA 芯片(14)中设有甚低频雷电脉冲消除算法模块。
全文摘要
基于分位数的甚低频雷电脉冲消除方法及装置。本发明属于无线电长波通信领域，具体是一种甚低频雷电脉冲消除方法及装置，通过一种自适应调节算法来调整起控电平，超过起控电平的接收信号值将被置“0”，从而得到高斯化的信号，将处理过后的高斯化信号传递给基于高斯噪声下的最优接收机进一步处理之后输出数据，有效抑制了雷电脉冲信号输出，改进了甚低频接收机数据处理的效率和准确性，提高了通信的可靠性和有效性。
文档编号H04B1/10GK102932019SQ20121043173
公开日2013年2月13日 申请日期2012年10月31日 优先权日2012年10月31日
发明者蒋宇中, 徐双全, 王硕, 张曙霞, 梁玉军, 刘月亮, 应文威 申请人:中国人民解放军海军工程大学