数字功放设备的控制电路及其控制方法
【专利摘要】本发明涉及一种数字功放设备的控制电路，其中包括振荡器、串行音频接收装置、采样频率自动检测装置、锁相环PLL控制装置、I2C从设备、系统控制装置、数字音频处理装置。本发明还涉及一种数字功放设备的控制方法。采用该种数字功放设备的控制电路及其控制方法，具有芯片面积小，精度高，外围简单等特点，同时控制方法清晰明了，并且接收装置皆为从设备且符合通用总线协议，具有实施方便，状态清晰，而且由于控制电路中加入了噪声控制装置，在状态或者外部音频切换时不产生爆破声，音质有了较大提升，使得控制误差较小，电路结构简单实用，工作性能稳定可靠，适用范围较为广泛。
【专利说明】数字功放设备的控制电路及其控制方法
【技术领域】
[0001]本发明涉及功率放大电路领域，特别涉及数字功放控制【技术领域】，具体是指一种数字功放设备的控制电路及其控制方法。
【背景技术】
[0002]数字功放的基本电路是早已存在的D类放大器(国内称丁类放大器)。以前，由于价格和技术上的原因，这种放大器只是在实验室和高价位的测试仪器中应用。这几年的技术发展使数字功放的元件集成到一两块芯片中，价格也不断下降。
[0003]数字功放具有失真小、噪音低、动态范围大等特点，在音质的透明度、解析力，背景的宁静、低频的震撼力度方面是传统功放不可比拟的。
[0004]数字功放输入的是I2S数字音频信号，经过PWM电路调制处理后，形成占空比同输入信号成一定比例的脉冲链，经过开关电路放大后，再由低通滤波器滤除高频成分，还原出已放大的输入信号波形，由扬声器放音。
[0005]在现有的数字功放设计中，为了能准确地区分I2S输入音频信号的采样频率，使PWM调制电路能准确地进行信号处理，另外需要一个时钟信号作为采样基准。这个时钟信号可以外接，也可以内置。外接时钟信号可以采用外接晶振，优点是误差小，时钟稳定，缺点是方案成本较高，需要额外芯片Pin脚。内置时钟信号采用内置振荡器产生时钟，优点是成本较外接时钟较小，不需要额外时钟Pin脚，但是缺点是时钟准确度取决于制造工艺及成功率，偏差较大。用此时钟用于检测I2S音频信号，由此产生的误差较大。
【发明内容】
[0006]本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效控制数字功放设备中的I2S输入音频信号到PWM调制输出的工作过程、显著提升音质、控制误差较小、电路结构简单实用、工作性能稳定可靠、适用范围较为广泛的数字功放设备的控制电路及其控制方法。
[0007]为了实现上述的目的，本发明提供一种数字功放设备的控制电路，该控制电路包括:
[0008]振荡器，用于产生内部时钟并调节至所需频率范围；
[0009]串行音频接收装置，用于接收外部串行音频数据，并转换为并行音频数据；
[0010]采样频率自动检测装置，用于接收外部音频串行时钟，自适应地检测音频时钟采样率的变化，并将检测结果送出；
[0011 ] 锁相环PLL控制装置，用于接收外部音频串行时钟，并控制内部锁相环PLL的工作方式，同时输出系统内部的运算时钟；
[0012]I2C从设备，用于接收外部串行控制信号，并将所接收到的控制命令送出；
[0013]系统控制装置，用于接收所述的振荡器、串行音频接收装置、采样频率自动检测装置、锁相环PLL控制装置、I2C从设备的输出信号，还用于控制所述的数字功放设备的工作方式，并监视该数字功放设备的工作状态；
[0014]数字音频处理装置，用于接收所述的串行音频接收装置的输出信号，在所述的系统控制装置的控制下进行音量控制、均衡器调节以及PWM调制，并输出至外部扬声设备。
[0015]在其中一实施例中，所述数字功放设备的控制电路中的系统控制装置包括:
[0016]寄存器读写单元，用于接收所述的I2C从设备输出的内部寄存器读写总线，并输出均衡器读写寄存器系统；
[0017]内部控制单元，用于控制数字功放设备的工作状态；
[0018]噪声控制单元，用于控制减少由信号切换带来的爆破声；
[0019]内部存储单元，用于存储所述的寄存器读写单元所输出的均衡器读写寄存器系数。
[0020]进一步的，所述数字功放设备的控制电路中的工作状态包括复位状态、复位等待状态、软静音状态、静音状态和正常工作。
[0021 ] 更进一步的，所述数字功放设备为数字功放芯片。
[0022]为了实现上述目的，本发明还提供了一种数字功放设备的控制方法，该方法包括以下步骤:
[0023]进行复位操作，并控制所述的数字功放设备进入复位状态；
[0024]进入复位等待状态，并进行复位等待计时；
[0025]控制所述的数字功放设备进入正常工作状态；
[0026]在正常工作状态中出现异常状态的情况下，进入静音状态，并将所述的电路结构中的各个装置复位；
[0027]在正常工作状态中收到用户输入的软静音控制命令的情况下，控制所述的数字功放设备进入软静音状态。
[0028]在其中又一实施例中，所述数字功放设备的控制方法中的控制数字功放设备进入复位状态，包括以下步骤:
[0029]控制外部的静音信号皆为使能状态；
[0030]控制寄存器皆处于复位状态；
[0031]处于复位静音状态。
[0032]在其中又一实施例中，所述数字功放设备的控制方法中的复位等待计时的步骤包括:系统将内部的复位计时器设置为工作状态，进行复位等待计时；所述复位计时器的超时时间具体由外部主设备通过所述的I2C从设备进行配置。
[0033]在其中又一实施例中，所述实现数字功放设备的控制方法中的控制数字功放设备进入正常工作状态的步骤包括:
[0034]控制外部输入的静音信号进入无效状态。
[0035]在其中又一实施例中，所述数字功放设备的控制方法中的异常状态可以为输入源切换、外部电流异常、外部电压异常或者温度异常。
[0036]在其中又一实施例中，所述数字功放设备的控制方法中的控制数字功放设备进入软静音状态，包括以下步骤:
[0037]缓慢降低外部输入音频信号的音量；
[0038]当外部输入音频信号的音量降至O时，控制所述的数字功放设备进入静音状态；
[0039]在静音状态中检测到外部异常状态恢复时，控制所述的数字功放设备恢复到正常工作状态。
[0040]本发明技术效果为采用了该发明的数字功放设备的控制电路及其控制方法，由于采用了内部振荡器作为采样时钟，并且可自动调节至所需频率范围，相比现有技术方案具有芯片面积小，精度高，外围简单等特点，同时控制方法清晰明了，并且接收装置皆为从设备且符合通用总线协议，具有实施方便，状态清晰，而且由于控制电路中加入了噪声控制装置，在状态或者外部音频切换时不产生爆破声，音质有了较大提升，使得控制误差较小，电路结构简单实用，工作性能稳定可靠，适用范围较为广泛。
【专利附图】
【附图说明】
[0041]图1是本发明一实施例为数字功放设备的控制电路的整体功能架构示意图。
[0042]图2是本发明一实施例为数字功放设备的控制电路中的系统控制装置内部架构示意图。
[0043]图3是本发明一实施例为实现数字功放设备的控制方法的工作流程图。
【具体实施方式】
[0044]为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
[0045]本发明中所涉及的“系统”指的均为“数字功放设备的控制电路所构成的整个系统”。
[0046]请参阅图1和图2所示，该数字功放设备的控制电路，其中包括:
[0047]振荡器0，产生内部时钟并调节至所需频率范围；
[0048]串行音频接收装置1，接收外部串行音频数据，并转换为并行音频数据；
[0049]采样频率自动检测装置2，接收外部音频串行时钟，自适应的检测音频时钟采样率的变化，并将检测结果送出；
[0050]锁相环PLL控制装置3，接收外部音频串行时钟，并控制内部锁相环PLL的工作方式，同时输出系统内部的运算时钟；
[0051]I2C从设备4，接收外部串行控制信号，并将所接收到的控制命令送出；
[0052]系统控制装置6，接收所述的振荡器O、串行音频接收装置1、采样频率自动检测装置2、锁相环PLL控制装置3、I2C从设备4的输出信号，控制所述的数字功放设备的工作方式，并监视该数字功放设备的工作状态；其中，该系统控制装置包括:
[0053]寄存器读写单元61，接收所述的I2C从设备输出的内部寄存器读写总线，并输出均衡器读写寄存器系统；
[0054]内部控制单元62，控制数字功放设备的工作状态；所述的工作状态包括复位状态、复位等待状态、软静音状态、静音状态和正常工作；
[0055]噪声控制单元63，控制减少由信号切换带来的爆破声；
[0056]内部存储单元64，存储所述的寄存器读写单元所输出的均衡器读写寄存器系数。
[0057]数字音频处理装置5，接收所述的串行音频接收装置的输出信号，在所述的系统控制装置的控制下进行音量控制、均衡器调节以及PWM调制，并输出至外部扬声设备。
[0058]其中，所述的数字功放设备为数字功放芯片。
[0059]再请参与图3所示，该基于上述的电路结构实现数字功放设备的控制方法，其中，所述的方法包括以下步骤:
[0060]步骤SlO:系统进行复位操作，并控制所述的数字功放设备进入复位状态，包括以下步骤:
[0061](a)系统控制外部的静音信号皆为使能状态；
[0062](b)系统控制寄存器皆处于复位状态；
[0063](C)系统处于复位静音状态。
[0064]步骤S20:复位结束后系统进入复位等待状态，并进行复位等待计时，具体为:
[0065]系统将内部的复位计时器设置于工作状态，进行复位等待计时；该复位计时器的超时时间由外部主设备通过所述的I2C从设备进行配置。
[0066]步骤S30:复位等待状态结束后系统控制所述的数字功放设备进入正常工作状态，具体为:
[0067]控制外部输入的静音信号进入无效状态。如:所述无效状态为控制外部输入的静音信号由高转低。
[0068]步骤S40:在正常工作状态中出现异常状态的情况下，则系统进入静音状态，并将所述的电路中的各个装置复位；该异常状态可以为输入源切换、外部电流异常、外部电压异常或者温度异常等。
[0069]步骤S50:在正常工作状态中收到用户输入的软静音控制命令的情况下，则系统控制所述的数字功放设备进入软静音状态，包括以下步骤:
[0070](a)系统缓慢降低外部输入音频信号的音量；
[0071](b)当系统将外部输入音频信号的音量降至O时，则系统控制所述的数字功放设备进入静音状态；
[0072](C)在静音状态中检测到外部异常状态恢复的情况下，则系统控制所述的数字功放设备恢复到正常工作状态。
[0073]在实际使用当中，请参阅图1所示，根据本发明的实施例的数字功放的控制设备包括:振荡器0，用于产生内部时钟并且可由系统控制装置6调节至所需频率范围；
[0074]串行音频接收装置1，用于接收串行音频数据；
[0075]采样频率自动检测装置2，用于自适应的检测音频时钟采样率的变化，并将检测结果送出；
[0076]PLL控制装置3，用于接收音频时钟并控制内部PLL的工作方式；
[0077]I2C从设备装置4，用于接收外部I2C主设备控制，并将所收命令送出；
[0078]系统控制装置6，用于控制数字功放设备的工作方式及监视数字功放设备的工作状态；
[0079]数字音频处理装置5，用于处理音量控制，均衡器调节以及PWM调制等功能。
[0080]数字音频数据信号以串行方式输入，由串行音频接收装置I转为并行音频数据，送往数字音频处理装置5。根据I2S协议约定，外部输入音频数据的制式有三种分别为I2S模式、左对齐模式、右对齐模式。串行音频接收装置I根据系统控制装置6的指示将串行信号转化为并行音频数据，并送出相应的有效信号供数字音频处理装置5作为初始数据进行数据处理。
[0081]数字音频时钟信号组输入，经由采样频率自动检测装置2，用以检测当前串行时钟的采样频率。根据数字音频时钟信号不同，数字音频时钟信号的采样频率可分为8K/16K/32KU1.025K/22.05K/44.1K、12K/24K/48K三大类9种采样频率。由内部振荡器时钟对采样频率时钟信号进行采样，并将结果与默认的标准进行比较，忽略必要的误差范围，就可得到当前的采样频率，并将结果输出用于数字音频处理时使用。
[0082]数字音频时钟信号同时输入到PLL控制装置3，用于PLL时钟的控制，PLL控制装置3输出的时钟为系统内部的运算时钟。
[0083]同时，外部I2C主设备通过I2C总线输入控制命令，通过接收I2C从设备装置4转化为自定义的内部寄存器读写总线，输出给系统控制装置6。
[0084]数字音频处理装置5接收串行音频接收装置I送出的并行音频数据，并对之进行均衡器控制、音量控制、去加重等操作后，由PWM调制输出至扬声器。
[0085]再请参阅图2所示，根据本发明实施例的数字功放控制设备的系统控制装置包括:
[0086]寄存器读写单元61，用于接收I2C从设备4送入的内部寄存器读写总线，并将读写的寄存器送出；
[0087]内部控制单元62，用于控制工作状态；
[0088]噪声控制单元63，用于减少由信号切换带来的爆破声；
[0089]内部存储单元64，用于存储均衡器的寄存器系数；
[0090]寄存器总线输入为图1中I2C从设备4所发，寄存器读写单元61根据地址地图分布，将输入命令暂存并输出。值得注意的是，在实施例中，由于均衡器所需寄存器系数较多，将存储在内部存储单元64中，由内部存储单元读写总线与之通信；
[0091]内部控制单元62控制整个数字功放芯片的工作状态，包括复位、复位等待、软静音、静音、正常工作等状态。
[0092]再请参阅图3所示，其是系统状态控制流程，具体流程描述如下:
[0093]当系统复位时，数字功放芯片进入复位状态，此时控制外部的静音信号皆为高(使能状态)，寄存器皆处于复位状态，整个系统处于复位静音；当复位结束时，为了保证工作时序，系统进入复位等待状态，此时系统内部有一复位计时器处于工作状态，用于复位等待计时，该时间可由外部主设备通过从设备配置；复位计时结束，系统进入正常工作状态，此时控制外部的静音信号由高转低(无效状态)；当正常工作状态中出现异常状态(如输入源切换、外部电流电压以及温度出现异常等)，系统进入静音状态以避免出现噪声，同时将外部装置复位；当正常工作状态时，主设备输入软静音控制命令时，系统进入软静音状态，此时系统缓慢降低输入音频音量；当软静音状态时，系统将音频音量降至O时，系统再度进入静音状态。在静音状态检测到外部异常状态恢复后，系统再度恢复到正常工作状态。值得注意的是，任何状态遭遇复位即回到复位状态。
[0094]噪声控制单元63的工作方式与上述状态机处理软静音的方式雷同。当系统出现异常并且需要切换状态时，噪声控制单元63将控制音量的缓慢变化以消除即将出现的爆破声。
[0095]采用了上述的数字功放设备的控制电路及其控制方法，由于采用了内部振荡器作为采样时钟，并且可自动调节至所需频率范围，相比现有技术方案具有芯片面积小，精度高，外围简单等特点，同时控制方法清晰明了，并且接收装置皆为从设备且符合通用总线协议，具有实施方便，状态清晰，而且由于控制电路中加入了噪声控制装置，在状态或者外部音频切换时不产生爆破声，音质有了较大提升，使得控制误差较小，电路结构简单实用，工作性能稳定可靠，适用范围较为广泛。
[0096]在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
【权利要求】
1.一种数字功放设备的控制电路，其特征在于，所述电路包括: 振荡器，用于产生内部时钟并调节至所需频率范围； 串行音频接收装置，用于接收外部串行音频数据，并转换为并行音频数据； 采样频率自动检测装置，用于接收外部音频串行时钟，自适应地检测音频时钟采样频率的变化，并将检测结果送出； 锁相环PLL控制装置，用于接收外部音频串行时钟，并控制内部锁相环PLL的工作方式，同时输出系统内部的运算时钟； I2C从设备，用于接收外部串行控制信号，并将所接收到的控制命令送出； 系统控制装置，用于接收所述的振荡器、串行音频接收装置、采样频率自动检测装置、锁相环PLL控制装置、I2C从设备的输出信号，并还用于控制所述的数字功放设备的工作方式，并监视该数字功放设备的工作状态； 数字音频处理装置，用于接收所述的串行音频接收装置的输出信号，在所述系统控制装置的控制下进行音量控制、均衡器调节以及PWM调制，并输出至外部扬声设备。
2.根据权利要求1所述的数字功放设备的控制电路，其特征在于，所述的系统控制装置包括: 寄存器读写单元，用于接收所述的I2C从设备输出的内部寄存器读写总线，并输出均衡器读写寄存器系统； 内部控制单元，用于控制数字功放设备的工作状态； 噪声控制单元，用于控制减少由信号切换带来的爆破声； 内部存储单元，用于存储所述的寄存器读写单元所输出的均衡器读写寄存器系数。
3.根据权利要求2所述的数字功放设备的控制电路，其特征在于，所述的工作状态包括复位状态、复位等待状态、软静音状态、静音状态和正常工作。
4.根据权利要求1至3中任一项所述的数字功放设备的控制电路，其特征在于，所述的数字功放设备为数字功放芯片。
5.一种数字功放设备的控制方法，其特征在于，该方法包括以下步骤: 进行复位操作，并控制所述的数字功放设备进入复位状态； 进入复位等待状态，并进行复位等待计时； 控制所述的数字功放设备进入正常工作状态； 在正常工作状态中出现异常状态的情况下，进入静音状态，并将数字功放设备的控制电路中的各个装置复位； 在正常工作状态中收到用户输入的软静音控制命令的情况下，控制所述的数字功放设备进入软静音状态。
6.根据权利要求5所述的实现数字功放设备的控制方法，其特征在于，所述控制数字功放设备进入复位状态，包括以下步骤: 控制外部的静音信号皆为使能状态； 控制寄存器皆处于复位状态； 处于复位静音状态。
7.根据权利要求5所述的实现数字功放设备的控制方法，其特征在于，所述的复位等待计时的步骤包括将复位计时器设置为工作状态，进行复位等待计时；所述的复位计时器的超时时间由外部主设备通过所述的I2C从设备进行配置。
8.根据权利要求5所述的实现数字功放设备的控制方法，其特征在于，所述的控制数字功放设备进入正常工作状态的步骤包括:控制外部输入的静音信号进入无效状态。
9.根据权利要求5所述的实现数字功放设备的控制方法，其特征在于，所述的异常状态为输入源切换、外部电流异常、外部电压异常或者温度异常。
10.根据权利要求5所述的实现数字功放设备的控制方法，其特征在于，所述的控制数字功放设备进入软静音状态，包括以下步骤: 缓慢降低外部输入音频信号的音量； 当外部输入音频信号的音量降至O时，控制所述的数字功放设备进入静音状态；在静音状态中检测到外部异常状态恢复时，控制所述的数字功放设备恢复到正常工作状态。
【文档编号】H04R3/00GK104168524SQ201310186798
【公开日】2014年11月26日 申请日期:2013年5月17日 优先权日:2013年5月17日
【发明者】蒋小良, 强小燕, 翟昊方 申请人:无锡华润矽科微电子有限公司