技术总结
公开了用于对编码器输出缓存使用线性存储模型的装置和方法。该装置和方法通过将具有要由编码器编码的N个顺序帧的编码器操作划分为各自被指定用于单个帧传输的N个编码器操作（诸如在具有多个帧的扩展帧传输的情形中）来实施线性存储输出缓存。N个编码器操作的比特随后被顺序地缓存在编码器输出缓存器中，其中N个编码器操作中的每个经缓存编码器操作的比特从缓存器被读出到多路复用器引擎，而这N个编码器操作中的下一编码器操作的比特正被存储到编码器输出缓存器中。
技术研发人员：J·刘;B·帕哈;V·安雷迪
受保护的技术使用者：高通股份有限公司
文档号码：201310262767
技术研发日：2008.12.05
技术公布日：2017.04.19