基于fpga的智能变电站网络风暴处理模块及解决方法
【专利摘要】本发明基于FPGA的智能变电站网络风暴处理模块及其解决方法，通过接收控制模块解析来自上层程序的配置信息，合理将解析的配置信息分配到其中的子模块，各个子模块通过配置信息快速判断接收到的报文是否和上层程序订阅的报文一致，然后将判断后的信息输出给接收控制模块进行汇总输出，最后由接收控制模块判断是否上送此帧接收报文，从而达到在任何网络情况下IED都能安全、快速、稳定运行。通过在物理层快速处理以太网报文可大大降低应用层的程序负担，通过对报文的快速判别解析，达到接收完一帧报文就能同时判别完一帧，可大大减少内部数据缓冲区的使用，以达到内部资源的合理利用，以满足在大量网络报文涌入下，IED能快速识别可靠动作。
【专利说明】基于FPGA的智能变电站网络风暴处理模块及解决方法
【技术领域】
[0001] 本发明涉及智能变电站网络通信领域，具体为一种基于FPGA的智能变电站网络 风暴处理模块及其解决方法。
【背景技术】
[0002] 智能变电站是智能电网建设的重要环节，而智能变电站最常见的网络结构是"三 层两网"组网结构，三层包括站控层、间隔层和过程层；两网包括过程层网和站控层网。随 着我国智能电网的发展，智能变电站全站信息数字化，通信平台网络化已成为我国建设智 能化变电站新的要求，同时，越来越多的IED (Intelligent Electronic Device)开始接入网 络。其中通信平台网络化在给智能变电站带来数据的充分共享优点的同时，也对智能变电 站的可靠运行带来很大影响，其中影响最大的就是网络风暴。
[0003] 根据《国家电网-合并单元智能终端装置集成测试方案》测试规范，对智能变电 站中IED在网络压力检验方面提出了相应的要求，各个IED均必须在任何网络压力冲击 下，IED均不应出现死机、重启和误动。当前，IED厂家针对网络风暴，采取的方式主要有： 硬件过滤和增大网卡缓冲区及提高应用层处理速度；其中硬件过滤只能滤除背景流量为非 订阅目的MAC地址的网络报文，对于订阅目的MAC地址但非订阅类型网络报文不能滤除； 如2013年6月第3期的《现代电力》第30卷中的"智能变电站网络风暴测试研究"，提出 的对网络风暴进行硬件过滤和风暴识别，由目的MAC地址判断网络报文是否存在风暴，如 果连续出现风暴则一直停止接收报文，这样会造成IED丢失部分有效报文直接导致装置拒 动。增大网卡缓冲区及提高应用层处理速度只能针对较小背景流量的网络报文，对于1%? 100%递增的背景流量报文，装置可能出现死机、重启或者误动，从而危害整个智能变电站 的安全稳定运行。因此现有的网络风暴解决方法无法满足国家电网提出的新要求。
【发明内容】
[0004] 针对现有技术中存在的问题，本发明提供一种在物理层对接收到的以太网报文进 行快速解析过滤，无需缓存，能够实时处理的基于FPGA的智能变电站网络风暴处理模块及 其解决方法。
[0005] 本发明是通过以下技术方案来实现：
[0006] 本发明提供的基于FPGA的智能变电站网络风暴解决方法，将物理层芯片通过设 置在FPGA中的接收控制模块与上层程序连接；接收控制模块包括接收控制状态机、订阅报 文解析判断模块、接收字节计数模块和CRC校验模块；接收字节计数模块包括字节计数器 和帧间隔计数器；所述网络风暴解决方法包括如下步骤，
[0007] 1)接收控制模块将从物理层芯片接收到的2位以太网数据帧和2位以太网数据帧 有效信号分别分配给接收控制状态机和CRC校验模块，并接收从上层程序下配的配置信息 分配到订阅报文解析判断模块；
[0008] 2)无 2位以太网数据帧时，接收控制状态机停留在空闲状态；当接收控制状态机 侦测到2位以太网数据帧中的前导码0x5d时，接收控制状态机将进入前导码识别，开始接 收前序码后，接收控制状态机进入帧起始符状态，接收一个字节的帧起始定界符，之后根据 帧间计数器的值进入不同状态；
[0009] 当帧间计数器所确定的时间大于或等于96个比特时间时，接收控制状态机将接 收到的2位以太网数据帧组装为8位数据帧，并循环接收组装直到报文数据接收完毕后进 入空闲状态；
[0010] 当帧间计数器所确定的时间小于96个比特时间时，接收控制状态机将进入丢弃 状态，并一直维持该状态直到2位以太网数据帧有效信号结束，接收控制状态机再回到空 闲等待接收新的以太网数据帧；
[0011] 3)接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共 享给接收字节计数模块；通过字节计数器计数接收报文数据的字节长度，并判断接收报文 数据的长度是否满足在最小帧长度和最大帧长度之间，如果满足则置相应的判断信号为无 效，保留该报文数据；如果不满足则置相应的判断信号为有效，丢弃该帧报文数据；同时将 判断信号输出共享给接收控制模块和订阅报文解析判断模块；
[0012] 通过帧间隔计数器检测接收到的数据帧与前一帧数据之间的最小帧间隔，如果最 小帧间隔时间小于96个比特时间，则置相应的判断信号为有效，丢弃该报文数据；如果不 满足则置相应的判断信号为无效，保留该帧报文数据；同时将判断信号输出共享给接收控 制模块和接收控制状态机；
[0013] 4)接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共享 给订阅报文解析判断模块；根据接收控制状态机共享的报文数据的状态信息、步骤3)中字 节计数器共享的接收报文数据计数信息和步骤1)中分配到的配置信息，开始从报文头逐 字节判断接收到的报文是否与配置信息相符合，如果有一个字节不符合，则将丢弃信号置 为有效；如果全部符合，则将丢弃信号置为无效；将丢弃信号共享给接收控制模块，并输出 供上层程序判断使用；
[0014] 5) CRC校验模块对并行输入的2位以太网数据帧通过CRC32加权式计算校验码，根 据计算的CRC校验码检验步骤1)中分配到的2为以太网数据帧中的CRC校验数据，如果检 验结果正确，则置相应的校验信号为无效，相反则置为有效；将校验信号共享到接收控制模 块，并输出供上层程序判断使用；
[0015] 6)接收控制模块通过对步骤3)中共享的判断信号、步骤4)中共享的丢弃信号和 步骤5)中共享的校验信号进行与逻辑判断得到解析信号，并上送给上层程序使用，当解析 信号无效时，上层程序上传存储此帧报文数据；当解析信号有效时，上层程序丢弃此帧报文 数据；
[0016] 7)重复步骤1)至步骤6)，在接收到每一帧数据的同时进行解析判断并向上层程 序输出每一巾贞对应的解析信号。
[0017] 优选的，步骤2)中，如果在接收前序码、帧起始符和报文数据期间，数据有效信号 被清除，那么状态机将回到空闲状态。
[0018] 优选的，步骤2)中，如果帧间计数器所确定的时间大于或等于96个比特时间，接 收控制状态机将依次进入数据2位第一接收状态以接收字节的低2位，数据2位第二接收 状态以接收字节的第3和第4位，数据2位第三状态以接收字节的第5和第6位，数据2位 第四状态以接收字节的高2位；之后又回到数据2位第一接收状态，重复接收并组装2位数 据帧为8位数据帧；直到数据接收完毕后进入空闲状态，等待接收新的报文数据。
[0019] 优选的，步骤5)中，CRC32加权式为，
[0020] g(x) = x32+x26+x23+x22+x16+x 12+xn+x10+x8+x7+x 5+x4+x2+x+l,
[0021] 其中，g(x)代表由以太网数据帧所计数出的校验码，x为以太网数据帧序列。
[0022] 本发明提供的基于FPGA的智能变电站网络风暴处理模块，包括设置在FPGA中的 接收控制模块和上层程序接口；接收控制模块包括接收控制状态机，以及分别与接收控制 状态机连接的订阅报文解析判断模块、接收字节计数模块和CRC校验模块；接收控制状态 机用于解析接收到的报文数据，并将其共享给接收控制模块中的其他模块；订阅报文解析 判断模块用于判断接收到的报文信息是否是上层程序下配的配置信息所订阅的；接收字节 计数模块包括用来计数接收报文的字节长度的字节计数器和用来检测接收到的数据帧与 前一帧数据之间的最小帧间隔的帧间隔计数器；CRC校验模块用于对接收数据帧进行CRC 校验；当接收控制状态机、订阅报文解析判断模块、接收字节计数模块和CRC校验模块均不 丢弃报文数据时，接收控制模块通过上层程序接口向上层程序输出报文数据和包括字节长 度、最小帧间隔和CRC校验结果的接收字节状态信息。
[0023] 优选的，接收控制模块符合IEEE802. 3协议规定的标准。
[0024] 与现有技术相比，本发明具有以下有益的技术效果：
[0025] 本发明通过接收控制模块解析来自上层程序的配置信息，合理将解析的配置信息 分配到其中的子模块，各个子模块通过配置信息快速判断接收到的报文是否和上层程序订 阅的报文一致，然后各个子模块将判断后的信息输出给接收控制模块进行汇总输出，最后 由接收控制模块判断是否上送此帧接收报文，从而达到在任何网络情况下IED都能安全、 快速、稳定运行。通过在物理层快速处理以太网报文可大大降低应用层的程序负担，通过对 报文的快速判别和解析，达到接收完一巾贞报文就能冋时判别完一巾贞报文，可大大减少内部 数据缓冲区的使用，以达到内部资源的合理利用，以满足在大量网络报文涌入情况下，IED 能快速识别、可靠动作。从根本意义上使得IED免受网络风暴冲击，在任何网络下，保证了 智能变电站中各个IED可靠安全运行。
【专利附图】
【附图说明】
[0026] 图1为本发明实例中所述的解决方法实现框图。
[0027] 图2为本发明实例中所述的接收控制模块结构原理框图。
[0028] 图3为本发明实例中所述的数据处理流向示意图。
【具体实施方式】
[0029] 下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而 不是限定。
[0030] 本发明基于FPGA的智能变电站网络风暴解决方法，如图1所示，将物理层芯片通 过设置在FPGA中的接收控制模块与上层程序连接；如图2所示，接收控制模块包括接收控 制状态机、订阅报文解析判断模块、接收字节计数模块和CRC校验模块；接收字节计数模块 包括字节计数器和帧间隔计数器；如图3所示，网络风暴解决方法包括如下步骤，
[0031] 1)接收控制模块将从物理层芯片接收到的2位以太网数据帧和2位以太网数据帧 有效信号分别分配给接收控制状态机和CRC校验模块，并接收从上层程序下配的配置信息 分配到订阅报文解析判断模块；
[0032] 2)无2位以太网数据帧时，接收控制状态机停留在空闲状态；当接收控制状态机 侦测到2位以太网数据帧中的前导码0x5d时，接收控制状态机将进入前导码识别，开始接 收前序码后，接收控制状态机进入帧起始符状态，接收一个字节的帧起始定界符，之后根据 帧间计数器的值进入不同状态；
[0033] 当帧间计数器所确定的时间大于或等于96个比特时间时，接收控制状态机将接 收到的2位以太网数据帧组装为8位数据帧，并循环接收组装直到报文数据接收完毕后进 入空闲状态，即2位以太网数据帧有效信号结束后进入空闲状态；如果帧间计数器所确定 的时间大于或等于96个比特时间，接收控制状态机将依次进入数据2位第一接收状态以接 收字节的低2位，数据2位第二接收状态以接收字节的第3和第4位，数据2位第三状态以 接收字节的第5和第6位，数据2位第四状态以接收字节的高2位；之后又回到数据2位第 一接收状态，重复接收并组装2位数据帧为8位数据帧；直到数据接收完毕后，即2位以太 网数据帧有效信号结束后进入进入空闲状态，等待接收新的报文数据，也就是以太网数据 帧。
[0034] 当帧间计数器所确定的时间小于96个比特时间时，接收控制状态机将进入丢弃 状态，并一直维持该状态直到2位以太网数据帧有效信号结束，接收控制状态机再回到空 闲等待接收新的报文数据，也就是新的以太网数据帧；其中，如果在接收前序码、帧起始符 和报文数据期间，数据有效信号被清除，那么状态机将回到空闲状态。
[0035] 3)接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共 享给接收字节计数模块；通过字节计数器计数接收报文数据的字节长度，并判断接收报文 数据的长度是否满足在最小帧长度和最大帧长度之间，如果满足则置相应的判断信号为无 效，保留该报文数据；如果不满足则置相应的判断信号为有效，丢弃该帧报文数据；同时将 判断信号输出共享给接收控制模块和订阅报文解析判断模块；
[0036] 通过帧间隔计数器检测接收到的数据帧与前一帧数据之间的最小帧间隔，如果最 小帧间隔时间小于96个比特时间，则置相应的判断信号为有效，丢弃该报文数据；如果不 满足则置相应的判断信号为无效，保留该帧报文数据；同时将判断信号输出共享给接收控 制模块和接收控制状态机；
[0037] 4)接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共享 给订阅报文解析判断模块；根据接收控制状态机共享的报文数据的状态信息、步骤3)中字 节计数器共享的接收报文数据计数信息和步骤1)中分配到的配置信息，开始从报文头逐 字节判断接收到的报文是否与配置信息相符合，如果有一个字节不符合，则将丢弃信号置 为有效；如果全部符合，则将丢弃信号置为无效；将丢弃信号共享给接收控制模块，并输出 供上层程序判断使用；
[0038] 5)CRC校验模块对并行输入的2位以太网数据帧通过CRC32加权式计算校验码，根 据计算的CRC校验码检验步骤1)中分配到的2为以太网数据帧中的CRC校验数据，如果检 验结果正确，则置相应的校验信号为无效，相反则置为有效；将校验信号共享到接收控制模 块，并输出供上层程序判断使用；CRC32的加权式为，
[0039] g(x) = x32+x26+x23+x22+x16+x 12+xn+x10+x8+x7+x 5+x4+x2+x+l,
[0040] 其中，g(x)为代表由以太网数据帧所计算出的校验码，x为以太网数据帧序列。
[0041] 6)接收控制模块通过对步骤3)中共享的判断信号、步骤4)中共享的丢弃信号和 步骤5)中共享的校验信号进行与逻辑判断得到解析信号，并上送给上层程序使用，当解析 信号无效时，上层程序上传存储此帧报文数据；当解析信号有效时，上层程序丢弃此帧报文 数据；
[0042] 7)重复步骤1)至步骤6)，在接收到每一帧数据的同时进行解析判断并向上层程 序输出每一巾贞对应的解析信号。
[0043] 本发明基于FPGA的智能变电站网络风暴处理模块，包括设置在FPGA中的接收控 制模块和上层程序接口；接收控制模块包括接收控制状态机，以及分别与接收控制状态机 连接的订阅报文解析判断模块、接收字节计数模块和CRC校验模块；接收控制状态机用于 解析接收到的报文数据，并将其共享给接收控制模块中的其他模块；订阅报文解析判断模 块用于判断接收到的报文信息是否是上层程序下配的配置信息所订阅的；接收字节计数模 块包括用来计数接收报文的字节长度的字节计数器和用来检测接收到的数据帧与前一帧 数据之间的最小帧间隔的帧间隔计数器；CRC校验模块用于对接收数据帧进行CRC校验；当 接收控制状态机、订阅报文解析判断模块、接收字节计数模块和CRC校验模块均不丢弃报 文数据时，接收控制模块通过上层程序接口向上层程序输出报文数据和包括字节长度、最 小帧间隔和CRC校验结果的接收字节状态信息。其中，接收控制模块符合IEEE802. 3协议 规定的标准。
[0044] 具体的，如图1所示，本发明接收控制模块是连接上层程序和下面物理层的关键 部分；其解析上层程序下配的接收配置信息并分配给各个接收子模块作为接收数据的判断 依据，并从物理层接收2比特数据送到其他关联接收子模块作判断处理和上层程序的接收 数据缓冲区。
[0045] 如图2所示，本发明的接收控制状态机是整个接收控制模块的核心，同时他将接 收到的报文信息共享给其他接收子模块；具体步骤：无接收数据帧时，接收控制模块中的 接收控制状态机停留在空闲状态，当接收控制模块侦测到前导码〇 X5d，接收控制状态机将 进入前导码识别，并开始接收前序码。此后状态机进入帧起始符状态，接收一个字节的帧起 始定界符，之后根据帧间计数器的值进入不同状态，如果帧间计数器所确定的时间大于或 等于96个比特时间（100Mbps为0. 96us/10Mbps为9. 6us)，接收控制状态机将进入数据2 位第一接收状态以接收字节的低2位，然后进入数据2位第二接收状态以接收字节的第3 和第4位，再是进入数据2位第三状态以接收字节的第5和第6位，最后进入数据2位第四 状态以接收字节的高2位，之后又回到数据2位第一接收状态，重复接收并组装2位数据帧 为8位数据帧。接收控制状态机就一直在这四个状态之间循环，直到数据接收完毕后进入 空闲状态，以重新等待接收新的数据，其中，此模块还将接收数据的状态信息和接收数据共 享给订阅报文解析判断模块和接收字节计数模块以供其判断解析；如果接收到帧起始定界 符时，帧间隙计数器所确定的时间小于96个比特时间，那么接收控制状态机将进入丢弃状 态，并一直维持该状态直到数据有效信号结束。之后，接收控制状态机再回到空闲等待接收 新的数据。如果在接收前序码、帧起始定界符和数据期间，数据有效信号被清除，那么状态 机将回到空闲状态。
[0046] 如图2所示，本发明的订阅报文解析判断模块用来判断接收到的报文是否是上层 程序所订阅的，如果不是，则说明是非订阅报文从而将相关的丢弃信号置为有效，如果是订 阅报文，则说明是订阅报文从而将相关的丢弃信号置为无效。具体步骤为：根据接收控制状 态机的状态信息和接收字节计数模块的接收数据计数信息（ByteCntEq2 -ByteCntEq29), 开始从报文头逐字节判断接收到的报文是否与配置信息相符合，如果有一个字节不符合， 则将相关的丢弃信号（RxAbort)置为有效，说明此帧数据不是订阅的报文，并将此信号上 送给上层程序使用，上层程序则直接丢弃掉该帧数据。相反，则将相关的丢弃信号置为无 效，上层程序在其他接收模块无异常情况下上传存储此帧数据。
[0047] 如图2所示，本发明的接收字节计数模块包括字节计数器和帧间隔计数器。字节 计数器用来计数接收报文的字节长度，判断接收报文的长度是否满足在最小帧长度和最大 帧长度之间，如果满足，则置相应的判断信号为无效，相反则置为有效（表示数据长度超出 范围将丢弃该帧报文），同时将该信号输出共享给接收控制模块和接收控制状态机模块； 帧间隔计数器用来检测接收到的数据帧与前一帧数据之间的最小帧间隔，如果最小帧间隔 时间小于96个比特时间（100Mbps为0. 96us/10Mbps为9. 6us)，则置相应的判断信号为无 效，相反则置为有效（表示此帧数据不满足最小帧间隔要求将丢弃），于此同时将该信号输 出共享给接收控制模块和接收控制状态机模块。
[0048] 如图2所示，本发明的CRC生成电路校验模块采用国际通用的CRC32加权式：
[0049] (g(x) = Ρ+--?χΜ+--?χ?+χ?+χ+Ι)和采用接收数据 2 位 并行输入方式实现数据帧的校验。具体步骤为：CRC生成电路校验模块根据侦测到的数据 有效信号（Rx_CrsDv)并且从接收控制状态机接收数据状态，此时开始使能CRC生成电路校 验模块对并行输入的2位数据进行CRC32计算校验码，一直到数据有效信号结束，根据计算 的CRC校验码检验CRC校验数据，如果检验结果正确，则置相应的信号（CrcError)为无效， 相反则置为有效，并将此信号输出供上层程序判断使用。
[0050] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定 本发明的【具体实施方式】仅限于此，对于本发明所属【技术领域】的普通技术人员来说，在不脱 离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所 提交的权利要求书确定专利保护范围。
【权利要求】
1.基于FPGA的智能变电站网络风暴解决方法，其特征在于，将物理层芯片通过设置在 FPGA中的接收控制模块与上层程序连接；接收控制模块包括接收控制状态机、订阅报文解 析判断模块、接收字节计数模块和CRC校验模块；接收字节计数模块包括字节计数器和帧 间隔计数器；所述网络风暴解决方法包括如下步骤， 1) 接收控制模块将从物理层芯片接收到的2位以太网数据帧和2位以太网数据帧有效 信号分别分配给接收控制状态机和CRC校验模块，并接收从上层程序下配的配置信息分配 到订阅报文解析判断模块； 2) 无2位以太网数据帧时，接收控制状态机停留在空闲状态；当接收控制状态机侦测 到2位以太网数据帧中的前导码0x5d时，接收控制状态机将进入前导码识别，开始接收前 序码后，接收控制状态机进入帧起始符状态，接收一个字节的帧起始定界符，之后根据帧间 计数器的值进入不同状态； 当帧间计数器所确定的时间大于或等于96个比特时间时，接收控制状态机将接收到 的2位以太网数据帧组装为8位数据帧，并循环接收组装直到报文数据接收完毕后进入空 闲状态； 当帧间计数器所确定的时间小于96个比特时间时，接收控制状态机将进入丢弃状态， 并一直维持该状态直到2位以太网数据帧有效信号结束，接收控制状态机再回到空闲等待 接收新的以太网数据帧； 3) 接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共享给接 收字节计数模块；通过字节计数器计数接收报文数据的字节长度，并判断接收报文数据的 长度是否满足在最小帧长度和最大帧长度之间，如果满足则置相应的判断信号为无效，保 留该报文数据；如果不满足则置相应的判断信号为有效，丢弃该帧报文数据；同时将判断 信号输出共享给接收控制模块和订阅报文解析判断模块； 通过帧间隔计数器检测接收到的数据帧与前一帧数据之间的最小帧间隔，如果最小帧 间隔时间小于96个比特时间，则置相应的判断信号为有效，丢弃该报文数据；如果不满足 则置相应的判断信号为无效，保留该帧报文数据；同时将判断信号输出共享给接收控制模 块和接收控制状态机； 4) 接收控制状态机将在步骤2)中接收报文数据的状态信息和接收报文数据共享给订 阅报文解析判断模块；根据接收控制状态机共享的报文数据的状态信息、步骤3)中字节计 数器共享的接收报文数据计数信息和步骤1)中分配到的配置信息，开始从报文头逐字节 判断接收到的报文是否与配置信息相符合，如果有一个字节不符合，则将丢弃信号置为有 效；如果全部符合，则将丢弃信号置为无效；将丢弃信号共享给接收控制模块，并输出供上 层程序判断使用； 5. CRC校验模块对并行输入的2位以太网数据帧通过CRC32加权式计算校验码，根据计 算的CRC校验码检验步骤1)中分配到的2为以太网数据帧中的CRC校验数据，如果检验结 果正确，则置相应的校验信号为无效，相反则置为有效；将校验信号共享到接收控制模块， 并输出供上层程序判断使用； 6) 接收控制模块通过对步骤3)中共享的判断信号、步骤4)中共享的丢弃信号和步 骤5)中共享的校验信号进行与逻辑判断得到解析信号，并上送给上层程序使用，当解析信 号无效时，上层程序上传存储此帧报文数据；当解析信号有效时，上层程序丢弃此帧报文数 据； 7)重复步骤1)至步骤6)，在接收到每一帧数据的同时进行解析判断并向上层程序输 出每一帧对应的解析信号。
2. 根据权利要求1所述的基于FPGA的智能变电站网络风暴解决方法，其特征在于，步 骤2)中，如果在接收前序码、帧起始符和报文数据期间，数据有效信号被清除，那么状态机 将回到空闲状态。
3. 根据权利要求1或2所述的基于FPGA的智能变电站网络风暴解决方法，其特征在 于，步骤2)中，如果帧间计数器所确定的时间大于或等于96个比特时间，接收控制状态机 将依次进入数据2位第一接收状态以接收字节的低2位，数据2位第二接收状态以接收字 节的第3和第4位，数据2位第三状态以接收字节的第5和第6位，数据2位第四状态以接 收字节的高2位；之后又回到数据2位第一接收状态，重复接收并组装2位数据帧为8位数 据帧；直到数据接收完毕后进入空闲状态，等待接收新的报文数据。
4. 根据权利要求1或2所述的基于FPGA的智能变电站网络风暴解决方法，其特征在 于，步骤5)中，CRC32加权式为， g(x) = x32+x26+x23+x22+x16 +x12+x11+x10+x8+x7 +x5+x4+x2+x+l 其中，g(x)代表由以太网数据帧所计数出的校验码，X为以太网数据帧序列。
5. 基于FPGA的智能变电站网络风暴处理模块，其特征在于，包括设置在FPGA中的接收 控制模块和上层程序接口；接收控制模块包括接收控制状态机，以及分别与接收控制状态 机连接的订阅报文解析判断模块、接收字节计数模块和CRC校验模块；接收控制状态机用 于解析接收到的报文数据，并将其共享给接收控制模块中的其他模块；订阅报文解析判断 模块用于判断接收到的报文信息是否是上层程序下配的配置信息所订阅的；接收字节计数 模块包括用来计数接收报文的字节长度的字节计数器和用来检测接收到的数据帧与前一 帧数据之间的最小帧间隔的帧间隔计数器；CRC校验模块用于对接收数据帧进行CRC校验； 当接收控制状态机、订阅报文解析判断模块、接收字节计数模块和CRC校验模块均不丢弃 报文数据时，接收控制模块通过上层程序接口向上层程序输出报文数据和包括字节长度、 最小帧间隔和CRC校验结果的接收字节状态信息。
6. 根据权利要求5所述的基于FPGA的智能变电站网络风暴处理模块，其特征在于，所 述的接收控制模块符合IEEE802. 3协议规定的标准。
【文档编号】H04L12/823GK104065587SQ201410309256
【公开日】2014年9月24日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】白世军, 金猛, 石楠, 陈凯 申请人:中国西电电气股份有限公司