一种基于忆阻器的四翼超混沌系统的构建方法及电路实现的制作方法
【专利摘要】本发明涉及一种基于忆阻器的四翼超混沌系统的构建方法及电路实现，利用运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，利用乘法器U4、乘法器U5、乘法器U6和乘法器U7实现混沌系统中的乘法运算，利用运算放大器U8和乘法器U9、乘法器U10及电容实现本发明中的忆阻器模型，运算放大器U1连接乘法器U5和乘法器U7及运算放大器U2、运算放大器U3，乘法器U4连接运算放大器U1，乘法器U5连接运算放大器U2，乘法器U6和U7连接运算放大器U3，运算放大器U8连接乘法器U9和U10，本发明在三维混沌系统的基础上，利用一个忆阻元件增加一维构成四维超混沌系统，所构成的四维超混沌系统具有四具有四翼吸引子。
【专利说明】-种基于忆阻器的四翼超混沌系统的构建方法及电路实现
【技术领域】
[0001] 本发明涉及一个混沌系统及电路实现，特别涉及一种基于忆阻器的四翼超混沌系 统的构建方法及电路实现。
【背景技术】
[0002] 当前，构造四维超混沌的方法主要是在三维混沌系统的基础上，增加一维构成四 维超混沌系统，忆阻器作为2008年惠普实验室新发现的物理元件，可以代替蔡氏电路中的 蔡氏二极管构成四维混沌系统，在蔡氏电路中要构成超混沌则需要2个忆阻元件，因此需 要五维或五维以上的系统，在具有忆阻元件的四维系统中实现超混沌的系统电路还比较 少，具有四翼吸引子的忆阻超混沌系统，还没有被提出，这是现有技术的不足之处。
【发明内容】
[0003] 本发明要解决的技术问题是提供一种基于忆阻器的四翼超混沌系统的构建方法 及电路实现，本发明采用如下技术手段实现发明目的：
[0004] 1. 一种基于忆阻器的四翼超混沌系统的构建方法，其特征在于，包括以下步骤：
[0005] (1)三维混沌系统i为：
【权利要求】
1. 一种基于忆阻器的四翼超混沌系统的构建方法，其特征在于，包括以下步骤： (1) 三维混沌系统i为：
式中X，y，Z为状态变量； (2) 本发明采用的忆阻器模型为磁控忆阻器模型ii为： q{〇) - ηιφ + ηφ1 ii 其中9(供)表示磁控忆阻，P表示磁通量，m, η是大于零的参数； (3) 对ii的磁控忆阻器模型求导得忆导器模型iii为： Ψ{φ) = dq{^) / d<p = m + 3ηφ2 iii 供)表示磁控忆导，m, η是大于零的参数； (4) 把磁控忆导器模型iii作为一维系统变量，加在三维混沌系统i的第二方程上， 并在系统i的第三个方程上增加一个非线性项xz，获得一种具有忆阻器的四翼超混沌系统 iv ：
iv 式中 x, y, z, u 为状态变量，参数值 a = 0· 35, b = -10, c = -0· 6, d = 0· 3, e = -I. 6, f =2, g = -〇. I, k = 0. 2, m = 0. I, η = 0. 01 ； (5) 基于系统iv构造的电路，利用运算放大器Ul、运算放大器U2、运算放大器U3和电 阻、电容实现加法、反相和积分运算，利用乘法器U4、乘法器U5、乘法器U6和乘法器U7实现 混沌系统中的乘法运算，利用运算放大器U8和乘法器U9、乘法器UlO及电容实现本发明中 的忆阻器模型，所述运算放大器Ul、U2和U3采用LF347,所述乘法器U4、U5、U6、U7、U9和 UlO采用AD633JN，所述运算放大器U8采用LF353 ; 所述运算放大器Ul的第1引脚通过电阻R3连接第2引脚，第3引脚、第5引脚、第10 弓丨脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚通过电阻Rx接第7引脚， 第7引脚通过电阻Rl接第13引脚，第8引脚、第9引脚悬空，第13引脚通过电容Cx接第 14引脚，第14引脚通过电阻R2接第2引脚，通过电阻Rlx接第6引脚； 所述运算放大器U2的第1引脚通过电阻R6接第2引脚，通过电阻Rly接第6引脚， 通过忆阻器R3y接第6引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接 VCC，第11引脚接VEE，第6引脚通过电阻Ry接第7引脚，第7引脚通过电阻R4接第13引 脚，第8引脚、第9引脚悬空，第13引脚通过电容Cy接第14引脚，第14引脚通过电阻R5 接第2引脚； 所述运算放大器U3的第1引脚通过电阻R9接第2引脚，通过电阻Rlz接第6引脚，第 3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚 通过电阻Rz接第7引脚，第7引脚通过电阻R7接第13引脚，第8引脚、第9引脚悬空，第 13引脚通过电容Cz接第14引脚，第14引脚通过电阻R8接第2引脚； 所述乘法器U4的第1引脚接运算放大器U2的第14引脚，第2引脚、第4引脚、第6引 脚接地，第3引脚接运算放大器U3的第1引脚，第5引脚接VEE，第7引脚通过电阻R2x接 运算放大器Ul的第6引脚，第8引脚接VCC ; 所述乘法器U5的第1引脚接运算放大器Ul第14引脚，第2引脚、第4引脚、第6引脚 接地，第3引脚接运算放大器U3的第14引脚，第5引脚接VEE，第7引脚通过电阻R2y接运 算放大器U2的第6引脚，第8引脚接VCC ; 所述乘法器U6的第1引脚接运算放大器Ul第14引脚，第2引脚、第4引脚、第6引脚 接地，第3引脚接运算放大器U2的第14引脚，第5引脚接VEE，第7引脚通过电阻R2z接运 算放大器U3的第6引脚，第8引脚接VCC ; 所述乘法器U7的第1引脚接运算放大器U8的第7引脚，第2引脚、第4引脚、第6引 脚接地，第3引脚接运算放大器Ul的第14引脚，第5引脚接VEE，第7引脚通过电阻R3z接 运算放大器U3的第6引脚，第8引脚接VCC。
2. 根据权利要求1所述磁控忆导器由运算放大器U8和乘法器U9、U10实现，所述运算 放大器U8连接运算放大器U2和乘法器U9、U10,乘法器U9连接乘法器U10,乘法器UlO连 接运算放大器U2; 所述运算放大器U8的第1引脚通过电阻Rl2接第6引脚，通过电阻Rll接第2引脚， 第2引脚通过电阻RlO接运算放大器U2的第1引脚，接乘法器UlO的第3引脚，通过电阻 R13接运算放大器U2的第6引脚，第3引脚、第5引脚接地，第4引脚接VEE，第6引脚通过 电容C4接第7引脚，第7引脚接乘法器U9的第1引脚和第3引脚，第8引脚接VCC ; 所述乘法器U9的第1引脚和第3引脚接运算放大器U8的第7引脚，第2引脚、第4引 脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器UlO的第1引脚，第8引脚接VCC ; 所述乘法器UlO的第1引脚接乘法器U9的第7引脚，第2引脚、第4引脚、第6引脚接 地，第3引脚接运算放大器U2的第1引脚，通过电阻R13接运算放大器U2的第6引脚，第 5引脚接VEE，第7引脚通过电阻R14接运算放大器U2的第6引脚，第8引脚接VCC。
3. -种基于忆阻器的四翼超混沌系统电路，其特征在于，利用运算放大器U1、运算放 大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，利用乘法器U4、乘法器U5、 乘法器U6和乘法器U7实现混沌系统中的乘法运算，利用运算放大器U8和乘法器U9、乘法 器UlO及电容实现本发明中的忆阻器模型，运算放大器Ul连接乘法器U5和乘法器U7及运 算放大器U2、运算放大器U3,乘法器U4连接运算放大器Ul，乘法器U5连接运算放大器U2， 乘法器U6和U7连接运算放大器U3,运算放大器U8连接乘法器U9和U10,所述运算放大器 Ul、U2和U3采用LF347,所述乘法器U4、U5、U6、U7、U9和UlO采用AD633JN，所述运算放大 器U8采用LF353 ; 所述运算放大器Ul的第1引脚通过电阻R3连接第2引脚，第3引脚、第5引脚、第10 弓丨脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚通过电阻Rx接第7引脚， 第7引脚通过电阻Rl接第13引脚，第8引脚、第9引脚悬空，第13引脚通过电容Cx接第 14引脚，第14引脚通过电阻R2接第2引脚，通过电阻Rlx接第6引脚； 所述运算放大器U2的第1引脚通过电阻R6接第2引脚，通过电阻Rly接第6引脚， 通过忆阻器R3y接第6引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接 VCC，第11引脚接VEE，第6引脚通过电阻Ry接第7引脚，第7引脚通过电阻R4接第13引 脚，第8引脚、第9引脚悬空，第13引脚通过电容Cy接第14引脚，第14引脚通过电阻R5 接第2引脚； 所述运算放大器U3的第1引脚通过电阻R9接第2引脚，通过电阻Rlz接第6引脚，第 3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚 通过电阻Rz接第7引脚，第7引脚通过电阻R7接第13引脚，第8引脚、第9引脚悬空，第 13引脚通过电容Cz接第14引脚，第14引脚通过电阻R8接第2引脚； 所述乘法器U4的第1引脚接运算放大器U2的第14引脚，第2引脚、第4引脚、第6引 脚接地，第3引脚接运算放大器U3的第1引脚，第5引脚接VEE，第7引脚通过电阻R2x接 运算放大器Ul的第6引脚，第8引脚接VCC ; 所述乘法器U5的第1引脚接运算放大器Ul第14引脚，第2引脚、第4引脚、第6引脚 接地，第3引脚接运算放大器U3的第14引脚，第5引脚接VEE，第7引脚通过电阻R2y接运 算放大器U2的第6引脚，第8引脚接VCC ; 所述乘法器U6的第1引脚接运算放大器Ul第14引脚，第2引脚、第4引脚、第6引脚 接地，第3引脚接运算放大器U2的第14引脚，第5引脚接VEE，第7引脚通过电阻R2z接运 算放大器U3的第6引脚，第8引脚接VCC ; 所述乘法器U7的第1引脚接运算放大器U8的第7引脚，第2引脚、第4引脚、第6引 脚接地，第3引脚接运算放大器Ul的第14引脚，第5引脚接VEE，第7引脚通过电阻R3z接 运算放大器U3的第6引脚，第8引脚接VCC ; 所述运算放大器U8的第1引脚通过电阻R12接第6引脚，通过电阻Rll接第2引脚， 第2引脚通过电阻RlO接运算放大器U2的第1引脚，接乘法器UlO的第3引脚，通过电阻 R13接运算放大器U2的第6引脚，第3引脚、第5引脚接地，第4引脚接VEE，第6引脚通过 电容C4接第7引脚，第7引脚接乘法器U9的第1引脚和第3引脚，第8引脚接VCC ; 所述乘法器U9的第1引脚和第3引脚接运算放大器U8的第7引脚，第2引脚、第4引 脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器UlO的第1引脚，第8引脚接VCC ; 所述乘法器UlO的第1引脚接乘法器U9的第7引脚，第2引脚、第4引脚、第6引脚接 地，第3引脚接运算放大器U2的第1引脚，通过电阻R13接运算放大器U2的第6引脚，第 5引脚接VEE，第7引脚通过电阻R14接运算放大器U2的第6引脚，第8引脚接VCC。
【文档编号】H04L9/00GK104393986SQ201410722705
【公开日】2015年3月4日 申请日期:2014年12月3日 优先权日:2014年12月3日
【发明者】王忠林 申请人:王忠林