技术领域本发明涉及的是深空通信极低信噪比传输技术的仿真方法。特别是在极低信噪比条件下，编码辅助载波同步的仿真方法。
背景技术：
深空通信是深空探测等领域的关键技术，因此出现了很多深空通信的新技术。由于深空探测的通信距离远，发送信号在传输的过程由于自由空间路径损耗和噪声等的影响，使得接收信号的信噪比非常低，同时为了降低误码率，需要采用冗余率较高，纠错性能比较好的码字来提高性能。而信噪比过低对信号的解调、译码和同步等过程均会造成困扰。而极低信噪比下的通信仿真，特别是全硬件仿真难度比较大。影响深空信道的因素中的各种噪声的特性基本均表现出高斯白噪声的特性，且在相当宽的频带范围内具有较为平坦的功率谱密度，同时太阳闪烁在闪烁因子较小时，信道也比较逼近高斯信道，因此深空信道可以理解为具有高斯白噪声信道的特性。在这种背景下，本发明提出了一种基于编码辅助的极低信噪比的编码辅助载波同步的仿真方法。
技术实现要素：
本发明提出了一种LDPC_Hadmard极低码率码与导频联合辅助的极低信噪比在的载波同步的仿真方法。低信噪比下的信号同步方案如图1所示，对于深空通信等应用的无线传输信道可以等效为高斯信道，由于是极低信噪比环境,多径可以近似为单径处理。同步部分的信号发送与接收如图2所示，在接收端采用迭代信号估计的方法提高信号估计精度，图中的EM表示最大期望值算法。发送信号的格式如图2所示，用同步序列完成信号捕获，用少量的导频序列实现信号参数的同步。本发明将时间同步、频率同步、相位同步以及信号幅度估计都认为是待确定参数，用信号估计的方式解决同步问题。信道编码采用极低码率码，整个系统采用比特交织编码调制（BICM）的方式。数据子帧中的少量导频信息的作用是便于同步参数的初值估计，同时加快同步算法的收敛速度。硬件演示验证系统的主要目的是对编码辅助同步算法的功能型验证，为方案的进一步应用提供参考。整个系统的硬件实验的方案（见图3）是发送和接收的中心处理算法均由PC实现，利用FPGA开发板及射频端搭建发射与接收链路，结果由USB开发板传输导入计算机，经计算机处理后显示，目标是实现-19dB的编码辅助EM载波同步。具体步骤如下：步骤1：发射链路（见图4），主要由两部分组成，第一部分是PC端处理，通过Matlab程序得到所需数据，第二部分是FPGA的对信号进行传输，通过DA变换到中频，再上射频进行发射。1）PC机端，由信源数据通过编码，BPSK调制，以及成型和上采样得到一组（-1，1）的数据，该部分功能是根据算法通过Matlab程序实现；2）PC机上得到的数据，需要通过FPGA处理并作后续传输。在硬件实现中，FPGA不识别负数以及浮点数，需要将Matlab中得到的数据转换为二进制补码的形式，并将数据以.coe文件进存储，以作为FPGA中ROM的初始化文件，ROM通过载入.coe文件，此时将要传输的数据便存储在了ROM中；3）通过发射端FPGA对开发板上的DA模块进行相关配置。当DA配置好过后，存储在ROM中的数据便可发射。FPGA中的相关处理为基带处理，通过DA后，信号频率变为中频，最后链接射频板，信号便可以发射；步骤2：接收链路（见图5），一共由三部分组成，第一部分是射频板与FPGA开发板对数据进行接收处理，第二部分是USB开发板的数据传输，第三部分是PC机对导入的数据做算法相关处理。1）射频板接收信号，通过传输线传给FPGA开发板，开发板上的AD部分将接收并处理后的数据传给FPGA，FPGA在此时的功能就只做数据传输通路，通过正确的管脚配置，将数据传给USB开发板。要注意的是，发射端发射的是16位数据，而AD部分的数据位是12位，AD芯片型号为AD6645；2）通过扣板，FPGA开发板与USB开发板相连接。FPGA开发板接收到的信号通过配置的I/O口传输，接下来USB开发板上FPGA对应的管脚接收数据，再将数据通过配置好的管脚传输给开发板上的USB控制芯片，通过USB接口将数据传输给PC机；3）PC机接收到数据后，根据编码辅助的低功率谱密度信号的同步算法对接收到的信号进行处理，并对最后得到的结果进行研究，以验证算法的性能。本发明提出的极低信噪比下的编码辅助载波同步的仿真方法的优点是可以工作在极低的信噪比下，实现简单，便于对新方法的验证。附图说明：图1基于编码辅助的信号同步方案。图2基于编码辅助的信号同步方案的信号格式设计。图3低信噪比的实现方案。图4发射链路图。图5接收链路。具体实施方式：首先要确定仿真目标是实现-19dB的编码辅助EM载波同步；准备仿真设备，包括两台PC机，FPGA开发板，USB开发板；射频模块。具体操作如下。1）在发送端的PC机上由信源数据通过编码，BPSK调制，以及成型和上采样得到一组（-1，1）的数据，该部分功能是根据算法通过Matlab程序实现；2）PC机上得到的数据，需要通过FPGA处理并作后续传输。在硬件实现中，FPGA不识别负数以及浮点数，需要将Matlab中得到的数据转换为二进制补码的形式，并将数据以.coe文件进存储，以作为FPGA中ROM的初始化文件，ROM通过载入.coe文件，此时将要传输的数据便存储在了ROM中；3）通过发射端FPGA对开发板上的DA模块进行相关配置。当DA配置好过后，存储在ROM中的数据便可发射。FPGA中的相关处理为基带处理，通过DA后，信号频率变为中频，最后链接射频板，信号便可以发射；4）在接收端，射频板接收信号通过传输线传给FPGA开发板，开发板上的AD部分将接收并处理后的数据传给FPGA，FPGA在此时的功能就只做数据传输通路，通过正确的管脚配置，将数据传给USB开发板。要注意的是，发射端发射的是16位数据，而AD部分的数据位是12位，AD芯片型号为AD6645；5）然后，FPGA开发板接收到的信号通过配置的I/O口传输，接下来USB开发板上FPGA对应的管脚接收数据，再将数据通过配置好的管脚传输给开发板上的USB控制芯片，通过USB接口将数据传输给PC机；6）PC机接收到数据后，根据编码辅助的低功率谱密度信号的同步算法对接收到的信号进行处理，并对最后得到的结果进行研究，以验证算法的性能。