一种基于ngff接口的数字电视接收电路的制作方法
【专利摘要】本实用新型涉及数字电视领域，尤其涉及一种基于NGFF接口的数字电视接收电路，包括：NGFF接口电路、接收电路和RF功放电路，所述NGFF接口电路与所述接收电路连接，所述接收电路与RF功放电路连接，NGFF接口作为Intel为超极本量身定做的新一代接口标准，相比于SATA接口规范，NGFF接口更多样化，拥有更高的理论接口传输速度，应用于本实用新型，并通过具体的接收电路上的改进，提高了电视节目信号的传输速度，从而提高了电视节目的质量。
【专利说明】—种基于NGFF接口的数字电视接收电路
【技术领域】
[0001 ] 本实用新型涉及数字电视领域，尤其涉及一种基于NGFF接口的数字电视接收电路。
【背景技术】
[0002]电视盒是一种设置有数字电视接收电路的外置设备，可以不占用中端，不开主机，即插即用，实现在电脑上看电视节目的功能，但电视节目的效果与芯片/高频头及接口有着直接的关系，一般的SATA接口传输速度慢，电视节目效果较差。
实用新型内容
[0003]本实用新型的目的在于提出一种基于NGFF接口的数字电视接收电路，提高了信号传输速度，提高了电视节目的质量。
[0004]为达此目的，本实用新型采用以下技术方案:
[0005]一种基于NGFF接口的数字电视接收电路，包括:NGFF(Next Generat1n FormFactor)接口电路、接收电路和RF功放电路，所述NGFF接口电路与所述接收电路连接，所述接收电路与RF功放电路连接，所述NGFF接口电路包括NGFF接口芯片JHl、变压器L、电阻R17、电阻R18、电阻R19和电阻R20，其中，NGFF接口芯片JHl的型号为NGFF42X30，变压器L的型号为90/SR/20-0.4A，NGFF接口芯片JHl的管脚7连接变压器L的管脚I，NGFF接口芯片JHl的管脚9连接变压器L的管脚4，变压器L的管脚2连接节点USB-DP，变压器L的管脚3连接节点USB-DN，NGFF接口芯片JHl的管脚23连接节点EMERGENCY，NGFF接口芯片JHl的管脚47连接电阻R17的一端，电阻R17的另一端连接节点TCK，NGFF接口芯片JHl的管脚49连接电阻R18的一端，电阻R18的另一端连接节点TDO，NGFF接口芯片JHl的管脚53连接电阻R19的一端，电阻R19的另一端连接节点TDI，NGFF接口芯片JHl的管脚55连接电阻R20的一端，电阻R20的另一端连接节点TMS，NGFF接口芯片JHl的管脚48连接节点BUZZ-0N，NGFF接口芯片JHl的管脚2、管脚4、管脚70、管脚72和管脚74 —起连接到3.3V电源接口，NGFF接口芯片JHl的管脚3、管脚5、管脚11、管脚27、管脚33、管脚39、管脚45、管脚51、管脚57、管脚71和管脚73 —起接地，NGFF接口芯片JHl的其他管脚悬空。
[0006]其中，接收电路包括接收芯片SMS2270、磁珠FB4、磁珠FB6、磁珠FB7、磁珠FB8、电容C23、电容C26、电容C30、电容C31、电容C32、电容C33、电容C34、电容C36、电容C37、电容C38、电容C39、电容C40、电阻R8、电阻R6、电阻R12、电阻R16、晶振XI，其中，接收芯片SMS2270的管脚ClO与接收芯片SMS2270的管脚B10、接收芯片SMS2270的管脚B11、电容C30的一端、磁珠FB6的一端连接在一起，电容C30的另一端接地，磁珠FB6的另一端连接VCC_1.2V电源接口，接收芯片SMS2270的管脚DlO与接收芯片SMS2270的管脚E10、接收芯片SMS2270的管脚E11、电容C31的一端连接在一起，电容C31的另一端接地，接收芯片SMS2270的管脚E2连接VCC_1.8V电源接口，接收芯片SMS2270的管脚L7、管脚K5、管脚A3、管脚K9 一起连接到VCC_3.3V电源接口，接收芯片SMS2270的管脚H2与电容C23的一端及节点VCC1-USB连接在一起，接收芯片SMS2270的管脚Hl与电容C26的一端、磁珠FB7的一端、磁珠FB8的一端、接收芯片SMS2270的管脚E9、接收芯片SMS2270的管脚L11、接收芯片SMS2270的管脚L10、接收芯片SMS2270的管脚E1、接收芯片SMS2270的管脚Al及VCC_1.2V电源接口连接在一起，电容C26的另一端接地，磁珠FB7的另一端与电容C32的一端及接收芯片SMS2270的管脚A6连接在一起，电容C32的另一端接地，磁珠FB8的另一端与电容C33的一端及接收芯片SMS2270的管脚Dll连接在一起，电容C33的另一端接地，接收芯片SMS2270的管脚K2与节点VCC1-USB、磁珠FB4的一端及电容C34的一端连接在一起，磁珠FB4的另一端连接VCC_3.3V电源接口，电容C34的另一端接地，接收芯片SMS2270的管脚L2连接节点USB-DN，接收芯片SMS2270的管脚LI连接节点USB-DP，接收芯片SMS2270的管脚Kl连接电阻R6的一端，电阻R6的另一端接地，接收芯片SMS2270的管脚K4连接节点HGSPCLK，接收芯片SMS2270的管脚K3连接节点HGSPD，接收芯片SMS2270的管脚G2连接节点SCK，接收芯片SMS2270的管脚F4连接节点CE，接收芯片SMS2270的管脚Gl连接节点SI，接收芯片SMS2270的管脚F5连接节点S0，接收芯片SMS2270的管脚D4与节点WP-FLASH及电阻R16的一端连接在一起，电阻R16的另一端接地，接收芯片SMS2270的管脚Dl连接节点WP，接收芯片SMS2270的管脚D6连接节点EMERGENCY，接收芯片SMS2270的管脚C4连接节点WDI，接收芯片SMS2270的管脚A4连接节点BUZZ-0N，接收芯片SMS2270的管脚BI连接节点WD-DIS，接收芯片SMS2270的管脚Kll连接电容C40的一端，接收芯片SMS2270的管脚Jll连接电容C39的一端，接收芯片SMS2270的管脚A7连接电容C38的一端，接收芯片SMS2270的管脚Fll连接电阻R12的一端，电容C40的另一端与电容C39的另一端、电容C38的另一端、电阻R12的另一端、接收芯片SMS2270的管脚H8、接收芯片SMS2270的管脚J10、接收芯片SMS2270的管脚E3、接收芯片SMS2270的管脚A2及接收芯片SMS2270的管脚L8 —起接地，接收芯片SMS2270的管脚A5、管脚E4、管脚E5 —起通过机壳接地，接收芯片SMS2270的管脚F9与接收芯片SMS2270的管脚H10、接收芯片SMS2270的管脚J2、接收芯片SMS2270的管脚J1、接收芯片SMS2270的管脚G9、接收芯片SMS2270的管脚C8、接收芯片SMS2270的管脚C9、接收芯片SMS2270的管脚F10、接收芯片SMS2270的管脚G10、接收芯片SMS2270的管脚E6、接收芯片SMS2270的管脚H9、接收芯片SMS2270的管脚F7及接收芯片SMS2270的管脚J8 —起接地，接收芯片SMS2270的管脚F6、管脚J9与节点BOOT连接，接收芯片SMS2270的管脚Hll与电容C37的一端及晶振Xl的管脚3连接在一起，电容C37的另一端与晶振Xl的管脚4 一起接地，接收芯片SMS2270的管脚Gll与电容C36的一端及晶振Xl的管脚I连接在一起，电容C36的另一端与晶振Xl的管脚2 —起接地，接收芯片SMS2270的管脚E7连接节点TDI，接收芯片SMS2270的管脚D7连接节点TD0，接收芯片SMS2270的管脚F3连接节点TCK，接收芯片SMS2270的管脚F2连接节点TMS，接收芯片SMS2270的管脚L9与电阻R8的一端及节点N4452732连接在一起，电阻R8的另一端连接VCC_3.3V电源接口，接收芯片SMS2270的管脚AlO连接节点UHF，接收芯片SMS2270的管脚A8连接节点L0W-VHF，接收芯片SMS2270的管脚A9连接节点VHF接收芯片SMS2270的其他管脚悬空。
[0007]其中，所述RF功放电路包括:双向稳压二极管D1、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、电感L9、电感L10、电感L11、电感L12、电感L18、电感L32、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C42、电容C43、电容C79、电容C80、电容C81、电容C168、电阻R65、放大器U8和同轴电缆J2，其中，电容C9的一端连接节点UHF，电容C9的另一端与电容ClO的一端及电感L4的一端连接在一起，电容ClO的另一端接地，电感L4的另一端与电感L3的一端及电感L5的一端连接在一起，电感L5的另一端连接电容Cll的一端，电容Cll的另一端接地，电感L3的另一端连接电容C8的一端，电容C8的另一端与电感L6的一端及电容C7的一端连接在一起，电感L6的另一端接地，电容C16的一端连接节点LOW-VHF，电容C16的另一端连接电感Lll的一端，电感Lll的另一端与电容C17的一端、电感L12的一端及电容C15的一端连接在一起，电容C17的另一端与电感L12的另一端一起接地，电容C15的另一端连接电感LlO的一端，电容C13的一端连接节点VHF，电容C13的另一端连接电感L8的一端，电感L8的另一端与电容C14的一端、电感L9的一端及电容C12的一端连接在一起，电容C14的另一端与电感L9的另一端一起接地，电容C12的另一端连接电感L7的一端，电感L7的另一端与电感LlO的另一端、电容C7的另一端及电容C81的一端连接在一起，电容C81的另一端与电容C43的一端、电感L18的一端及放大器U8的管脚3连接在一起，电容C43的另一端接地，电感L18的另一端与电容C79的一端及电阻R65的一端连接在一起，电容C79的另一端接地，电阻R65的另一端与电容C80的一端及VCC_3.3V电源接口连接在一起，电容C80的另一端接地，放大器U8的管脚4及管脚2接地，放大器U8的管脚I连接电容C42的一端，电容C42的另一端与电容C168的一端、双向稳压二极管Dl的一端及同轴电缆J2的管脚I连接在一起，电容C168的另一端连接电感L32的一端，电感L32的另一端接地，双向稳压二极管Dl的另一端接地，同轴电缆J2的管脚2、管脚3 —起接地。
[0008]其中，还包括存储电路，所述存储电路包括存储器芯片U6，所述存储器芯片U6的型号为SST25VF020B，其中，存储器芯片U6的管脚I连接节点CE，存储器芯片U6的管脚2连接节点S0，存储器芯片U6的管脚3连接节点WP-FLASH，存储器芯片U6的管脚4接地，存储器芯片U6的管脚5连接节点SI，存储器芯片U6的管脚6连接节点SCK，存储器芯片U6的管脚7、管脚8 —起连接到VCC_3.3V电源接口。
[0009]其中，还包括I2C总线电路，所述I2C总线电路包括:型号为24C128的总线芯片Ul，电阻R1、电阻R7和电阻R9，其中，总线芯片Ul的管脚A0、管脚Al、管脚A2及管脚VSS一起接地，总线芯片Ul的管脚VCC与电阻Rl的一端、电阻R7的一端、电阻R9的一端及VCC_3.3V电源接口连接在一起，总线芯片Ul的管脚WP与节点WP及电阻Rl的另一端连接，总线芯片Ul的管脚SCL与节点HGSPCLK及电阻R7的另一端连接，总线芯片Ul的管脚SDA与节点HGSH)及电阻R9的另一端连接。
[0010]其中，还包括加密电路，所述加密电路包括型号为ALPU-MP的加密芯片U7，其中，加密芯片U7的管脚I悬空，加密芯片U7的管脚2接地，加密芯片U7的管脚3连接节点HGSPCLK,加密芯片U7的管脚4连接节点HGSPD，加密芯片U7的管脚5和管脚6 —起连接到VCC_3.3V 电源接口。
[0011]其中，还包括时钟电路，所述时钟电路包括:型号为STWD100NYWY3F的定时器芯片U5、电阻R10、电阻R11、电阻R21和电容C35，其中，定时器芯片U5的管脚I连接节点N4452732，定时器芯片U5的管脚2接地，定时器芯片U5的管脚3与电阻RlO的一端、电阻Rll的一端、电阻R21的一端连接在一起，电阻RlO的另一端连接VCC_3.3V电源接口，电阻Rll的另一端接地，电阻R21的另一端连接节点WD-DIS，定时器芯片U5的管脚4连接节点WDI，定时器芯片U5的管脚5与电容C35的一端及VCC_3.3V电源接口连接，电容C35的另一端接地。
[0012]其中，还包括电源电路，所述电源电路包括:磁珠FB1、磁珠FB2、磁珠FB3、电源芯片U2、电源芯片U3、电容Cl、电容C3、电容C4、电容C5、电容C6、电容C28和电容C41，其中，电源芯片U2的型号为AP1231-1.2V，电源芯片U3的型号为AP1231-1.8V，其中，磁珠FBl的一端连接VCC_1.2V电源接口，磁珠FBI的另一端与电容C4的一端及电源芯片U2的管脚5连接在一起，电容C4的另一端接地，电源芯片U2的管脚4悬空，电源芯片U2的管脚I与电源芯片U2的管脚3、电容C3的一端及磁珠FB2的一端连接在一起，电容C3的另一端与电源芯片U2的管脚2 —起接地，磁珠FB2的另一端与电容C41的一端及VCC_3.3V电源接口连接在一起，电容C41的另一端接地；电源芯片U3的管脚5与电容C5的一端、电容C28的一端及VCC_1.8V电源接口连接在一起，电容C5的另一端通过机壳接地，电容C28的另一端接地，电源芯片U3的管脚4悬空，电源芯片U3的管脚I与电源芯片U3的管脚3、电容C6的一端及磁珠FB3的一端连接在一起，电容C6的另一端与电源芯片U3的管脚2 —起接地，磁珠FB3的另一端与电容Cl的一端及VCC_3.3V电源接口连接在一起，电容Cl的另一端接地。
[0013]其中，还包括辅助电路，所述辅助电路包括:电阻R2、电阻R13、电阻R14、磁珠FB5、电容C2、电容C18、电容C19、电容C20、电容C21、电容C22、电容C24、电容C25、电容C27和电容C29，其中，电阻R13的一端连接VCC_3.3V电源接口，电阻R13的另一端与电阻R14的一端及节点BOOT连接在一起，电阻R14的另一端接地，电容C29的一端与电容C24的一端、电容C25的一端及电容C27的一端一起连接到VCC_1.2V电源接口，电容C29的另一端与电容C24的另一端、电容C25的另一端及电容C27的另一端一起接地，电容C18的一端连接VCC_1.8V电源接口，电容C18的另一端通过机壳接地，电容C2的一端与电容C19的一端、电容C20的一端、电容C21的一端及电容C22的一端一起连接到VCC_3.3V电源接口，电容C2的另一端与电容C19的另一端、电容C20的另一端、电容C21的另一端及电容C22的另一端一起接地，磁珠FB5的一端连接3.3V电源，磁珠FB5的另一端连接VCC_3.3V电源接口，电阻R2的一端接地，电阻R2的另一端通过机壳接地。
[0014]本实用新型的有益效果为:一种基于NGFF接口的数字电视接收电路，包括:NGFF接口电路、接收电路和RF功放电路，所述NGFF接口电路与所述接收电路连接，所述接收电路与RF功放电路连接，NGFF接口作为Intel为超极本量身定做的新一代接口标准，多用于传送数字信号，相比于SATA接口规范，NGFF接口更多样化，拥有更高的理论接口传输速度，应用于本实用新型，并通过具体的接收电路上的改进，实现了视频信号的传输，提高了电视节目信号的传输速度，从而提高了电视节目的质量。
【专利附图】
【附图说明】
[0015]图1是本实用新型【具体实施方式】提供的一种基于NGFF接口的数字电视接收电路框图。
[0016]图2是本实用新型【具体实施方式】提供的NGFF接口电路的电路图。
[0017]图3是本实用新型【具体实施方式】提供的接收电路左侧电路图。
[0018]图4是本实用新型【具体实施方式】提供的接收电路右侧电路图。
[0019]图5是本实用新型【具体实施方式】提供的RF功放电路的电路图。
[0020]图6是本实用新型【具体实施方式】提供的存储电路的电路图。
[0021]图7是本实用新型【具体实施方式】提供的I2C总线电路的电路图。
[0022]图8是本实用新型【具体实施方式】提供的加密电路的电路图。
[0023]图9是本实用新型【具体实施方式】提供的时钟电路的电路图。
[0024]图10是本实用新型【具体实施方式】提供的辅助电路的电路图。
[0025]图11是本实用新型【具体实施方式】提供的电源电路的电路图。
【具体实施方式】
[0026]下面结合图1-图11并通过【具体实施方式】来进一步说明本实用新型的技术方案。
[0027]图1是本实用新型【具体实施方式】提供的一种基于NGFF接口的数字电视接收电路框图。
[0028]一种基于NGFF接口的数字电视接收电路，包括:NGFF接口电路、接收电路和RF功放电路，所述NGFF接口电路与所述接收电路连接，所述接收电路与RF功放电路连接，如图2所示，所述NGFF接口电路包括NGFF接口芯片JHl、变压器L、电阻R17、电阻R18、电阻R19和电阻R20，其中，NGFF接口芯片JHl的型号为NGFF42X30，变压器L的型号为90/SR/20-0.4A，NGFF接口芯片JHl的管脚7连接变压器L的管脚1，NGFF接口芯片JHl的管脚9连接变压器L的管脚4，变压器L的管脚2连接节点USB-DP，变压器L的管脚3连接节点USB-DN，NGFF接口芯片JHl的管脚23连接节点EMERGENCY，NGFF接口芯片JHl的管脚47连接电阻R17的一端，电阻R17的另一端连接节点TCK，NGFF接口芯片JHl的管脚49连接电阻R18的一端，电阻R18的另一端连接节点TD0，NGFF接口芯片JHl的管脚53连接电阻R19的一端，电阻R19的另一端连接节点TDI，NGFF接口芯片JHl的管脚55连接电阻R20的一端，电阻R20的另一端连接节点TMS，NGFF接口芯片JHl的管脚48连接节点BUZZ-ON，NGFF接口芯片JHl的管脚2、管脚4、管脚70、管脚72和管脚74 —起连接到3.3V电源接口，NGFF接口芯片JHl的管脚3、管脚5、管脚11、管脚27、管脚33、管脚39、管脚45、管脚51、管脚57、管脚71和管脚73 —起接地，NGFF接口芯片JHl的其他管脚悬空。
[0029]在本实施例中，NGFF(NextGenerat1n Form Factor)接口，作为 Intel 为超极本量身定做的新一代接口标准，相比于SATA接口规范，NGFF接口更多样化，拥有更高的理论接口传输速度，应用于本实用新型，并通过具体的接收电路上的改进，提高了电视节目信号的传输速度，从而提高了电视节目的质量。
[0030]在本实施例中，如图3及图4所示，分别为接收电路的左半部分和右半部分，因为芯片SMS2270的尺寸较大，为了较为清晰的阅读本电路图，将接收电路分为左半部分和右半部分，接收电路包括接收芯片SMS2270、磁珠FB4、磁珠FB6、磁珠FB7、磁珠FB8、电容C23、电容C26、电容C30、电容C31、电容C32、电容C33、电容C34、电容C36、电容C37、电容C38、电容C39、电容C40、电阻R8、电阻R6、电阻R12、电阻R16、晶振XI，其中，接收芯片SMS2270的管脚ClO与接收芯片SMS2270的管脚B10、接收芯片SMS2270的管脚B11、电容C30的一端、磁珠FB6的一端连接在一起，电容C30的另一端接地，磁珠FB6的另一端连接VCC_1.2V电源接口，接收芯片SMS2270的管脚DlO与接收芯片SMS2270的管脚E10、接收芯片SMS2270的管脚EU、电容C31的一端连接在一起，电容C31的另一端接地，接收芯片SMS2270的管脚E2连接VCC_1.8V电源接口，接收芯片SMS2270的管脚L7、管脚K5、管脚A3、管脚K9 一起连接到VCC_3.3V电源接口，接收芯片SMS2270的管脚H2与电容C23的一端及节点VCC1-USB连接在一起，接收芯片SMS2270的管脚Hl与电容C26的一端、磁珠FB7的一端、磁珠FB8的一端、接收芯片SMS2270的管脚E9、接收芯片SMS2270的管脚1^11、接收芯片51^2270的管脚L10、接收芯片SMS2270的管脚E1、接收芯片SMS2270的管脚Al及VCC_1.2V电源接口连接在一起，电容C26的另一端接地，磁珠FB7的另一端与电容C32的一端及接收芯片SMS2270的管脚A6连接在一起，电容C32的另一端接地，磁珠FB8的另一端与电容C33的一端及接收芯片SMS2270的管脚Dll连接在一起，电容C33的另一端接地，接收芯片SMS2270的管脚K2与节点VCC1-USB、磁珠FB4的一端及电容C34的一端连接在一起，磁珠FB4的另一端连接VCC_3.3V电源接口，电容C34的另一端接地，接收芯片SMS2270的管脚L2连接节点USB-DN，接收芯片SMS2270的管脚LI连接节点USB-DP，接收芯片SMS2270的管脚Kl连接电阻R6的一端，电阻R6的另一端接地，接收芯片SMS2270的管脚K4连接节点HGSPCLK，接收芯片SMS2270的管脚K3连接节点HGSPD，接收芯片SMS2270的管脚G2连接节点SCK，接收芯片SMS2270的管脚F4连接节点CE，接收芯片SMS2270的管脚Gl连接节点SI，接收芯片SMS2270的管脚F5连接节点S0，接收芯片SMS2270的管脚D4与节点WP-FLASH及电阻R16的一端连接在一起，电阻R16的另一端接地，接收芯片SMS2270的管脚Dl连接节点WP，接收芯片SMS2270的管脚D6连接节点EMERGENCY，接收芯片SMS2270的管脚C4连接节点WDI，接收芯片SMS2270的管脚A4连接节点BUZZ-0N，接收芯片SMS2270的管脚BI连接节点WD-DIS，接收芯片SMS2270的管脚Kll连接电容C40的一端，接收芯片SMS2270的管脚Jll连接电容C39的一端，接收芯片SMS2270的管脚A7连接电容C38的一端，接收芯片SMS2270的管脚Fll连接电阻R12的一端，电容C40的另一端与电容C39的另一端、电容C38的另一端、电阻R12的另一端、接收芯片SMS2270的管脚H8、接收芯片SMS2270的管脚J10、接收芯片SMS2270的管脚E3、接收芯片SMS2270的管脚A2及接收芯片SMS2270的管脚L8 —起接地，接收芯片SMS2270的管脚A5、管脚E4、管脚E5 —起通过机壳接地，接收芯片SMS2270的管脚F9与接收芯片SMS2270的管脚H10、接收芯片SMS2270的管脚J2、接收芯片SMS2270的管脚Jl、接收芯片SMS2270的管脚G9、接收芯片SMS2270的管脚C8、接收芯片SMS2270的管脚C9、接收芯片SMS2270的管脚F10、接收芯片SMS2270的管脚G10、接收芯片SMS2270的管脚E6、接收芯片SMS2270的管脚H9、接收芯片SMS2270的管脚F7及接收芯片SMS2270的管脚J8 —起接地，接收芯片SMS2270的管脚F6、管脚J9与节点BOOT连接，接收芯片SMS2270的管脚Hll与电容C37的一端及晶振Xl的管脚3连接在一起，电容C37的另一端与晶振Xl的管脚4 一起接地，接收芯片SMS2270的管脚Gll与电容C36的一端及晶振Xl的管脚I连接在一起，电容C36的另一端与晶振Xl的管脚2 —起接地，接收芯片SMS2270的管脚E7连接节点TDI，接收芯片SMS2270的管脚D7连接节点TD0，接收芯片SMS2270的管脚F3连接节点TCK，接收芯片SMS2270的管脚F2连接节点TMS，接收芯片SMS2270的管脚L9与电阻R8的一端及节点N4452732连接在一起，电阻R8的另一端连接VCC_3.3V电源接口，接收芯片SMS2270的管脚AlO连接节点UHF，接收芯片SMS2270的管脚A8连接节点L0W-VHF，接收芯片SMS2270的管脚A9连接节点VHF接收芯片SMS2270的其他管脚悬空。
[0031]在本实施例中，如图5所示，所述RF功放电路包括:双向稳压二极管D1、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、电感L9、电感L10、电感1^11、电感1^12、电感1^18、电感L32、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C42、电容C43、电容C79、电容C80、电容C81、电容C168、电阻R65、放大器U8和同轴电缆J2，其中，电容C9的一端连接节点UHF，电容C9的另一端与电容ClO的一端及电感L4的一端连接在一起，电容ClO的另一端接地，电感L4的另一端与电感L3的一端及电感L5的一端连接在一起，电感L5的另一端连接电容Cll的一端，电容Cl I的另一端接地，电感L3的另一端连接电容C8的一端，电容C8的另一端与电感L6的一端及电容C7的一端连接在一起，电感L6的另一端接地，电容C16的一端连接节点LOW-VHF，电容C16的另一端连接电感Lll的一端，电感Lll的另一端与电容C17的一端、电感L12的一端及电容C15的一端连接在一起，电容C17的另一端与电感L12的另一端一起接地，电容C15的另一端连接电感LlO的一端，电容C13的一端连接节点VHF，电容C13的另一端连接电感L8的一端，电感L8的另一端与电容C14的一端、电感L9的一端及电容C12的一端连接在一起，电容C14的另一端与电感L9的另一端一起接地，电容C12的另一端连接电感L7的一端，电感L7的另一端与电感LlO的另一端、电容C7的另一端及电容C81的一端连接在一起，电容C81的另一端与电容C43的一端、电感L18的一端及放大器U8的管脚3连接在一起，电容C43的另一端接地，电感L18的另一端与电容C79的一端及电阻R65的一端连接在一起，电容C79的另一端接地，电阻R65的另一端与电容C80的一端及VCC_3.3V电源接口连接在一起，电容C80的另一端接地，放大器U8的管脚4及管脚2接地，放大器U8的管脚I连接电容C42的一端，电容C42的另一端与电容C168的一端、双向稳压二极管Dl的一端及同轴电缆J2的管脚I连接在一起，电容C168的另一端连接电感L32的一端，电感L32的另一端接地，双向稳压二极管Dl的另一端接地，同轴电缆J2的管脚2、管脚3 —起接地。
[0032]在本实施例中，如图6所示，还包括存储电路，所述存储电路包括存储器芯片U6，所述存储器芯片U6的型号为SST25VF020B，其中，存储器芯片U6的管脚I连接节点CE，存储器芯片U6的管脚2连接节点S0，存储器芯片U6的管脚3连接节点WP-FLASH，存储器芯片U6的管脚4接地，存储器芯片U6的管脚5连接节点SI，存储器芯片U6的管脚6连接节点SCK，存储器芯片U6的管脚7、管脚8 一起连接到VCC_3.3V电源接口。
[0033]在本实施例中，如图7所示,还包括I2C总线电路,所述I2C总线电路包括:型号为24C128的总线芯片Ul,电阻R1、电阻R7和电阻R9，其中，总线芯片Ul的管脚A0、管脚Al、管脚A2及管脚VSS —起接地，总线芯片Ul的管脚VCC与电阻Rl的一端、电阻R7的一端、电阻R9的一端及VCC_3.3V电源接口连接在一起，总线芯片Ul的管脚WP与节点WP及电阻Rl的另一端连接，总线芯片Ul的管脚SCL与节点HGSPCLK及电阻R7的另一端连接，总线芯片Ul的管脚SDA与节点HGSH)及电阻R9的另一端连接。
[0034]在本实施例中，如图8所示,还包括加密电路,所述加密电路包括型号为ALPU-MP的加密芯片U7，其中，加密芯片U7的管脚I悬空，加密芯片U7的管脚2接地，加密芯片U7的管脚3连接节点HGSPCLK，加密芯片U7的管脚4连接节点HGSPD，加密芯片U7的管脚5和管脚6 —起连接到VCC_3.3V电源接口。
[0035]在本实施例中，如图9所示，还包括时钟电路，所述时钟电路包括:型号为STWD100NYWY3F的定时器芯片U5、电阻R10、电阻R11、电阻R21和电容C35，其中，定时器芯片U5的管脚I连接节点N4452732，定时器芯片U5的管脚2接地，定时器芯片U5的管脚3与电阻RlO的一端、电阻Rll的一端、电阻R21的一端连接在一起，电阻RlO的另一端连接VCC_3.3V电源接口，电阻RlI的另一端接地，电阻R21的另一端连接节点WD-DIS，定时器芯片U5的管脚4连接节点WDI，定时器芯片U5的管脚5与电容C35的一端及VCC_3.3V电源接口连接，电容C35的另一端接地。
[0036]在本实施例中，如图11所示,还包括电源电路,所述电源电路包括:磁珠FB1、磁珠FB2、磁珠FB3、电源芯片U2、电源芯片U3、电容Cl、电容C3、电容C4、电容C5、电容C6、电容C28和电容C41，其中，电源芯片U2的型号为AP1231-1.2V，电源芯片U3的型号为AP1231-1.8V，其中，磁珠FBl的一端连接VCC_1.2V电源接口，磁珠FBI的另一端与电容C4的一端及电源芯片U2的管脚5连接在一起，电容C4的另一端接地，电源芯片U2的管脚4悬空，电源芯片U2的管脚I与电源芯片U2的管脚3、电容C3的一端及磁珠FB2的一端连接在一起，电容C3的另一端与电源芯片U2的管脚2 —起接地，磁珠FB2的另一端与电容C41的一端及VCC_3.3V电源接口连接在一起，电容C41的另一端接地；电源芯片U3的管脚5与电容C5的一端、电容C28的一端及VCC_1.8V电源接口连接在一起，电容C5的另一端通过机壳接地，电容C28的另一端接地，电源芯片U3的管脚4悬空，电源芯片U3的管脚I与电源芯片U3的管脚3、电容C6的一端及磁珠FB3的一端连接在一起，电容C6的另一端与电源芯片U3的管脚2 —起接地，磁珠FB3的另一端与电容Cl的一端及VCC_3.3V电源接口连接在一起，电容Cl的另一端接地。
[0037]在本实施例中，如图10所示，还包括辅助电路，所述辅助电路包括:电阻R2、电阻R13、电阻R14、磁珠FB5、电容C2、电容C18、电容C19、电容C20、电容C21、电容C22、电容C24、电容C25、电容C27和电容C29，其中，电阻R13的一端连接VCC_3.3V电源接口，电阻R13的另一端与电阻R14的一端及节点BOOT连接在一起，电阻R14的另一端接地，电容C29的一端与电容C24的一端、电容C25的一端及电容C27的一端一起连接到VCC_1.2V电源接口，电容C29的另一端与电容C24的另一端、电容C25的另一端及电容C27的另一端一起接地，电容C18的一端连接VCC_1.8V电源接口，电容C18的另一端通过机壳接地，电容C2的一端与电容C19的一端、电容C20的一端、电容C21的一端及电容C22的一端一起连接到VCC_3.3V电源接口，电容C2的另一端与电容C19的另一端、电容C20的另一端、电容C21的另一端及电容C22的另一端一起接地，磁珠FB5的一端连接3.3V电源，磁珠FB5的另一端连接VCC_3.3V电源接口，电阻R2的一端接地，电阻R2的另一端通过机壳接地。
[0038]在本实施例中，上述各种元器件的参数只是本实用新型的一种优选实施例，本领域的技术人员可以通过调整上述元器件的参数来实现类似的效果，这些都在本实用新型的保护范围之内。
[0039]以上所述仅为本实用新型的【具体实施方式】，这些描述只是为了解释本实用新型的原理，而不能以任何结构解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方法，这些结构都将落入本实用新型的保护范围之内。
【权利要求】
1.一种基于NGFF接口的数字电视接收电路，其特征在于，包括:NGFF接口电路、接收电路和RF功放电路，所述NGFF接口电路与所述接收电路连接，所述接收电路与RF功放电路连接，所述NGFF接口电路包括NGFF接口芯片JHl、变压器L、电阻Rl7、电阻R18、电阻R19和电阻R20，其中，NGFF接口芯片JHl的型号为NGFF42X30，变压器L的型号为90/SR/20-0.4A，NGFF接口芯片JHl的管脚7连接变压器L的管脚1，NGFF接口芯片JHl的管脚9连接变压器L的管脚4，变压器L的管脚2连接节点USB-DP，变压器L的管脚3连接节点USB-DN，NGFF接口芯片JHl的管脚23连接节点EMERGENCY，NGFF接口芯片JHl的管脚47连接电阻R17的一端，电阻R17的另一端连接节点TCK，NGFF接口芯片JHl的管脚49连接电阻R18的一端，电阻R18的另一端连接节点TDO，NGFF接口芯片JHl的管脚53连接电阻R19的一端，电阻R19的另一端连接节点TDI，NGFF接口芯片JHl的管脚55连接电阻R20的一端，电阻R20的另一端连接节点TMS，NGFF接口芯片JHl的管脚48连接节点BUZZ-ON，NGFF接口芯片JHl的管脚2、管脚4、管脚70、管脚72和管脚74 —起连接到3.3V电源接口，NGFF接口芯片JHl的管脚3、管脚5、管脚11、管脚27、管脚33、管脚39、管脚45、管脚51、管脚57、管脚71和管脚73 —起接地，NGFF接口芯片JHl的其他管脚悬空。
2.根据权利要求1所述的一种基于NGFF接口的数字电视接收电路，其特征在于，接收电路包括接收芯片SMS2270、磁珠FB4、磁珠FB6、磁珠FB7、磁珠FB8、电容C23、电容C26、电容C30、电容C31、电容C32、电容C33、电容C34、电容C36、电容C37、电容C38、电容C39、电容C40、电阻R8、电阻R6、电阻R12、电阻R16、晶振XI，其中，接收芯片SMS2270的管脚ClO与接收芯片SMS2270的管脚B10、接收芯片SMS2270的管脚B11、电容C30的一端、磁珠FB6的一端连接在一起，电容C30的另一端接地，磁珠FB6的另一端连接VCC_1.2V电源接口，接收芯片SMS2270的管脚DlO与接收芯片SMS2270的管脚E10、接收芯片SMS2270的管脚E11、电容C31的一端连接在一起，电容C31的另一端接地，接收芯片SMS2270的管脚E2连接VCC_1.8V电源接口，接收芯片SMS2270的管脚L7、管脚K5、管脚A3、管脚K9 一起连接到VCC_3.3V电源接口，接收芯片SMS2270的管脚H2与电容C23的一端及节点VCC1-USB连接在一起，接收芯片SMS2270的管脚Hl与电容C26的一端、磁珠FB7的一端、磁珠FB8的一端、接收芯片SMS2270的管脚E9、接收芯片SMS2270的管脚L11、接收芯片SMS2270的管脚L10、接收芯片SMS2270的管脚E1、接收芯片SMS2270的管脚Al及VCC_1.2V电源接口连接在一起，电容C26的另一端接地，磁珠FB7的另一端与电容C32的一端及接收芯片SMS2270的管脚A6连接在一起，电容C32的另一端接地，磁珠FB8的另一端与电容C33的一端及接收芯片SMS2270的管脚Dll连接在一起，电容C33的另一端接地，接收芯片SMS2270的管脚K2与节点VCC1-USB、磁珠FB4的一端及电容C34的一端连接在一起，磁珠FB4的另一端连接VCC_3.3V电源接口，电容C34的另一端接地，接收芯片SMS2270的管脚L2连接节点USB-DN，接收芯片SMS2270的管脚LI连接节点USB-DP，接收芯片SMS2270的管脚Kl连接电阻R6的一端，电阻R6的另一端接地，接收芯片SMS2270的管脚K4连接节点HGSPCLK，接收芯片SMS2270的管脚K3连接节点HGSPD，接收芯片SMS2270的管脚G2连接节点SCK，接收芯片SMS2270的管脚F4连接节点CE，接收芯片SMS2270的管脚Gl连接节点SI，接收芯片SMS2270的管脚F5连接节点SO，接收芯片SMS2270的管脚D4与节点WP-FLASH及电阻R16的一端连接在一起，电阻R16的另一端接地，接收芯片SMS2270的管脚Dl连接节点WP，接收芯片SMS2270的管脚D6连接节点EMERGENCY，接收芯片SMS2270的管脚C4连接节点WDI，接收芯片SMS2270的管脚A4连接节点BUZZ-ON，接收芯片SMS2270的管脚BI连接节点WD-DIS，接收芯片SMS2270的管脚Kll连接电容C40的一端，接收芯片SMS2270的管脚Jll连接电容C39的一端，接收芯片SMS2270的管脚A7连接电容C38的一端，接收芯片SMS2270的管脚Fll连接电阻R12的一端，电容C40的另一端与电容C39的另一端、电容C38的另一端、电阻R12的另一端、接收芯片SMS2270的管脚H8、接收芯片SMS2270的管脚J10、接收芯片SMS2270的管脚E3、接收芯片SMS2270的管脚A2及接收芯片SMS2270的管脚L8 —起接地，接收芯片SMS2270的管脚A5、管脚E4、管脚E5 —起通过机壳接地，接收芯片SMS2270的管脚F9与接收芯片SMS2270的管脚H10、接收芯片SMS2270的管脚J2、接收芯片SMS2270的管脚Jl、接收芯片SMS2270的管脚G9、接收芯片SMS2270的管脚C8、接收芯片SMS2270的管脚C9、接收芯片SMS2270的管脚F10、接收芯片SMS2270的管脚G10、接收芯片SMS2270的管脚E6、接收芯片SMS2270的管脚H9、接收芯片SMS2270的管脚F7及接收芯片SMS2270的管脚J8 —起接地，接收芯片SMS2270的管脚F6、管脚J9与节点BOOT连接，接收芯片SMS2270的管脚Hll与电容C37的一端及晶振Xl的管脚3连接在一起，电容C37的另一端与晶振Xl的管脚4 一起接地，接收芯片SMS2270的管脚Gll与电容C36的一端及晶振Xl的管脚I连接在一起，电容C36的另一端与晶振Xl的管脚2 —起接地，接收芯片SMS2270的管脚E7连接节点TDI，接收芯片SMS2270的管脚D7连接节点TD0，接收芯片SMS2270的管脚F3连接节点TCK，接收芯片SMS2270的管脚F2连接节点TMS，接收芯片SMS2270的管脚L9与电阻R8的一端及节点N4452732连接在一起，电阻R8的另一端连接VCC_3.3V电源接口，接收芯片SMS2270的管脚AlO连接节点UHF，接收芯片SMS2270的管脚A8连接节点L0W-VHF，接收芯片SMS2270的管脚A9连接节点VHF接收芯片SMS2270的其他管脚悬空。
3.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，所述RF功放电路包括:双向稳压二极管D1、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、电感L9、电感L10、电感L11、电感L12、电感L18、电感L32、电容C7、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C42、电容C43、电容C79、电容C80、电容C81、电容C168、电阻R65、放大器U8和同轴电缆J2，其中，电容C9的一端连接节点UHF，电容C9的另一端与电容ClO的一端及电感L4的一端连接在一起，电容ClO的另一端接地，电感L4的另一端与电感L3的一端及电感L5的一端连接在一起，电感L5的另一端连接电容Cll的一端，电容Cll的另一端接地，电感L3的另一端连接电容C8的一端，电容C8的另一端与电感L6的一端及电容C7的一端连接在一起，电感L6的另一端接地，电容C16的一端连接节点L0W-VHF，电容C16的另一端连接电感Lll的一端，电感Lll的另一端与电容C17的一端、电感L12的一端及电容C15的一端连接在一起，电容C17的另一端与电感L12的另一端一起接地，电容C15的另一端连接电感LlO的一端，电容C13的一端连接节点VHF，电容C13的另一端连接电感L8的一端，电感L8的另一端与电容C14的一端、电感L9的一端及电容C12的一端连接在一起，电容C14的另一端与电感L9的另一端一起接地，电容C12的另一端连接电感L7的一端，电感L7的另一端与电感LlO的另一端、电容C7的另一端及电容C81的一端连接在一起，电容C81的另一端与电容C43的一端、电感L18的一端及放大器U8的管脚3连接在一起，电容C43的另一端接地，电感L18的另一端与电容C79的一端及电阻R65的一端连接在一起，电容C79的另一端接地，电阻R65的另一端与电容C80的一端及VCC_3.3V电源接口连接在一起，电容C80的另一端接地，放大器U8的管脚4及管脚2接地，放大器U8的管脚I连接电容C42的一端，电容C42的另一端与电容C168的一端、双向稳压二极管Dl的一端及同轴电缆J2的管脚I连接在一起，电容C168的另一端连接电感L32的一端，电感L32的另一端接地，双向稳压二极管Dl的另一端接地，同轴电缆J2的管脚2、管脚3 —起接地。
4.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括存储电路，所述存储电路包括存储器芯片U6，所述存储器芯片U6的型号为SST25VF020B，其中，存储器芯片U6的管脚I连接节点CE，存储器芯片U6的管脚2连接节点S0，存储器芯片U6的管脚3连接节点WP-FLASH，存储器芯片U6的管脚4接地，存储器芯片U6的管脚5连接节点SI，存储器芯片U6的管脚6连接节点SCK，存储器芯片U6的管脚7、管脚8 一起连接到VCC_3.3V电源接口。
5.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括I2C总线电路，所述I2C总线电路包括:型号为24C128的总线芯片Ul，电阻R1、电阻R7和电阻R9，其中，总线芯片Ul的管脚A0、管脚Al、管脚A2及管脚VSS —起接地，总线芯片Ul的管脚VCC与电阻Rl的一端、电阻R7的一端、电阻R9的一端及VCC_3.3V电源接口连接在一起，总线芯片Ul的管脚WP与节点WP及电阻Rl的另一端连接，总线芯片Ul的管脚SCL与节点HGSPCLK及电阻R7的另一端连接，总线芯片Ul的管脚SDA与节点HGSH)及电阻R9的另一端连接。
6.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括加密电路，所述加密电路包括型号为ALPU-MP的加密芯片U7，其中，加密芯片U7的管脚I悬空，加密芯片U7的管脚2接地，加密芯片U7的管脚3连接节点HGSPCLK，加密芯片U7的管脚4连接节点HGSPD，加密芯片U7的管脚5和管脚6 —起连接到VCC_3.3V电源接口。
7.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括时钟电路，所述时钟电路包括:型号为STWD100NYWY3F的定时器芯片U5、电阻R10、电阻R11、电阻R21和电容C35，其中，定时器芯片U5的管脚I连接节点N4452732，定时器芯片U5的管脚2接地,定时器芯片U5的管脚3与电阻RlO的一端、电阻Rll的一端、电阻R21的一端连接在一起，电阻RlO的另一端连接VCC_3.3V电源接口，电阻Rll的另一端接地，电阻R21的另一端连接节点WD-DIS，定时器芯片U5的管脚4连接节点WDI，定时器芯片U5的管脚5与电容C35的一端及VCC_3.3V电源接口连接，电容C35的另一端接地。
8.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括电源电路，所述电源电路包括:磁珠FB1、磁珠FB2、磁珠FB3、电源芯片U2、电源芯片U3、电容Cl、电容C3、电容C4、电容C5、电容C6、电容C28和电容C41，其中，电源芯片U2的型号为AP1231-1.2V，电源芯片U3的型号为AP1231-1.8V，其中，磁珠FBl的一端连接VCC_1.2V电源接口，磁珠FBl的另一端与电容C4的一端及电源芯片U2的管脚5连接在一起，电容C4的另一端接地，电源芯片U2的管脚4悬空，电源芯片U2的管脚I与电源芯片U2的管脚3、电容C3的一端及磁珠FB2的一端连接在一起，电容C3的另一端与电源芯片U2的管脚2 —起接地，磁珠FB2的另一端与电容C41的一端及VCC_3.3V电源接口连接在一起，电容C41的另一端接地；电源芯片U3的管脚5与电容C5的一端、电容C28的一端及VCC_1.8V电源接口连接在一起，电容C5的另一端通过机壳接地，电容C28的另一端接地，电源芯片U3的管脚4悬空，电源芯片U3的管脚I与电源芯片U3的管脚3、电容C6的一端及磁珠FB3的一端连接在一起，电容C6的另一端与电源芯片U3的管脚2 —起接地，磁珠FB3的另一端与电容Cl的一端及VCC_3.3V电源接口连接在一起，电容Cl的另一端接地。
9.根据权利要求2所述的一种基于NGFF接口的数字电视接收电路，其特征在于，还包括辅助电路，所述辅助电路包括:电阻R2、电阻R13、电阻R14、磁珠FB5、电容C2、电容C18、电容C19、电容C20、电容C21、电容C22、电容C24、电容C25、电容C27和电容C29，其中，电阻R13的一端连接VCC_3.3V电源接口，电阻R13的另一端与电阻R14的一端及节点BOOT连接在一起，电阻R14的另一端接地，电容C29的一端与电容C24的一端、电容C25的一端及电容C27的一端一起连接到VCC_1.2V电源接口，电容C29的另一端与电容C24的另一端、电容C25的另一端及电容C27的另一端一起接地，电容C18的一端连接VCC_1.8V电源接口，电容C18的另一端通过机壳接地，电容C2的一端与电容C19的一端、电容C20的一端、电容C21的一端及电容C22的一端一起连接到VCC_3.3V电源接口，电容C2的另一端与电容C19的另一端、电容C20的另一端、电容C21的另一端及电容C22的另一端一起接地，磁珠FB5的一端连接3.3V电源，磁珠FB5的另一端连接VCC_3.3V电源接口，电阻R2的一端接地，电阻R2的另一端通过机壳接地。
【文档编号】H04N21/426GK203933867SQ201420334621
【公开日】2014年11月5日 申请日期:2014年6月20日 优先权日:2014年6月20日
【发明者】何凤勇 申请人:深圳金亚太科技有限公司