一种无需外接分配器的多路光端的制造方法

一种无需外接分配器的多路光端的制造方法
【专利摘要】本实用新型公开了一种无需外接分配器的多路光端机，该光端机包括一个光端机发送端和若干个光端机接收端，发送端通过与所述接收端数量一致的若干条光纤与接收端连接，每条光纤对应一个接收端；在发送端和接收端均采用了FPGA芯片；本实用新型的多路光端机不仅大大简化了多路光端机系统的前端系统，而且保证了视频信号的高质量传输及系统的运行稳定性。
【专利说明】一种无需外接分配器的多路光端机

【技术领域】
[0001]本实用新型涉及一种多路光端机，尤其涉及一种无需外接分配器的多路光端机。

【背景技术】
[0002]目前，在进行音视频或控制数据等多媒体数据的长距离传输时，大多通过光端机进行传输；且在信息发布等应用场合，往往存在一发多收的需求，而目前采用的视频传输系统主要是将视频信号先输入视频分配器，然后再进入多个视频光端机进行传输，其具体结构如图1所示，该方案主要存在如下缺陷:1)由于前端系统过于复杂，发送N路视频需要N+1台设备和N条视频线；2)光端机成本较高，采用多台光端机传输大大增加了系统成本；3)设备较多使得系统故障点多，系统不稳定；4)如果视频是模拟信号，通过视频分配器会造成视频信号的衰减和失真，影响视频传输质量。


【发明内容】

[0003]针对现有技术存在的不足，本实用新型的目的是提供一种无需外接分配器的多路光端机，该光端机不仅使前端系统大大简化，降低了系统成本，而且系统的运行稳定性也得到大大提闻。
[0004]为实现上述目的，本实用新型的一种无需外接分配器的多路光端机，该光端机包括一个光端机发送端和若干个光端机接收端，发送端通过与接收端数量一致的若干条光纤与接收端连接，每条光纤对应一个接收端。
[0005]进一步，所述光端机发送端包括视频输入接口、视频解码芯片、FPGA、DDR、光模块和PLC光分器；其中，
[0006]所述视频输入接口用于接收视频输入信号，并将接收到的所述视频输入信号发送至所述视频解码芯片；
[0007]所述视频解码芯片用于将接收到的视频输入信号解码，并将解码后的视频输入信号发送至所述FPGA ；
[0008]所述FPGA用于将解码后的视频输入信号写入DDR进行缓存，在视频输入信号需要发送至接收端时将解码后的视频输入信号转换为高速串行信号，并将所述高速串行信号发送至所述光模块；
[0009]所述光模块用于接收所述高速串行信号，并将所述高速串行信号转换成光信号，然后将所述光信号发送至所述PLC光分器；
[0010]所述PLC分光器用于接收所述光信号，并将所述光信号进行复制后输出N路相同的光信号。
[0011]进一步，所述光端机接收端包括光模块、FPGA、DDR、视频编码芯片、视频输出接口 ；其中，
[0012]所述光模块用于接收所述光端机发送端发出的光信号，并将所述光信号转换为高速串行信号，然后将所述高速串行信号发送至所述FPGA ；
[0013]所述FPGA将接收到的高速串行信号进行解串，并将解串后的信号写入DDR进行缓存，在视频需要发送至显示终端显示时FPGA将DDR中缓存的数据读出，并发送至所述视频编码芯片；
[0014]所述视频编码芯片用于接收FPGA发出的数据，并将接收到的数据转换为视频输出信号，经所述视频输出接口发送至显示终端显示。
[0015]进一步，所述视频输入信号为HDM1、DV1、VGA、SD1、YPbPr、Displayport 的任一种。
[0016]进一步，所述视频输入信号不经压缩直接通过所述视频输入接口发送至所述视频解码芯片。
[0017]本实用新型利用FPGA省去了视频分配器和中间的视频线缆，将发送端数量减少到I个，使前端系统大大简化，且随着设备数量的减少，系统成本大大降低，系统稳定性也得到很大的提高；当视频信号为模拟信号时，本实用新型由于在传输过程中不对视频进行压缩处理且视频信号只经过一次A/D转换，所以降低了信号传输过程中的衰减和失真，保证了视频传输的质量。

【专利附图】

【附图说明】
[0018]图1为现有多路光端机的结构不意图；
[0019]图2为本实用新型的多路光端机结构示意图；
[0020]图3为本实用新型的多路光端机发送端的结构示意图；
[0021]图4为本实用新型的多路光端机接收端的结构示意图。

【具体实施方式】
[0022]下面结合【专利附图】

【附图说明】本实用新型。
[0023]如图2所示，本实用新型的多路光端机包括光端机发送端和光端机接收端，其中光端机接收端根据实际需要可设置若干台，发送端可根据需要设置于接收端数量一致的输出端口，每一个端口通过一根光纤连接一个接收端；接收端通过视频传输线将需要显示的视频信息经显示终端显示出来。
[0024]如图3所示，本实用新型中的光端机发送端包括视频输入接口、视频解码芯片、FPGA、DDR、光模块和PLC光分器；其中，视频输入接口用于接收视频输入信号，并将接收到的视频输入信号发送至视频解码芯片；视频解码芯片用于将接收到的视频输入信号解码，并将解码后的视频输入信号发送至FPGA ； FPGA用于将解码后的视频输入信号写入DDR进行缓存，在视频输入信号需要发送至接收端时将解码后的视频输入信号转换为高速串行信号，并将高速串行信号发送至光模块；光模块用于接收高速串行信号，并将高速串行信号转换成光信号，然后将光信号发送至所述PLC光分器；所述PLC分光器用于接收所述光信号，并将所述光信号进行复制后输出N路相同的光信号。
[0025]本实用新型的光端机发送端省去了视频分配器及中间的视频线缆，而且一个发送端可以设置多路输出接口，将发送端的数量减小到一个，大大简化了前端系统，且由于设备数量的减少，使得系统的成本大大降低，稳定性也得到显著提高；且本实用新型的发送端在发送视频信息时只经历一次A/D转换过程，而目前使用的光端机系统中，在A/D转换之前，增加了视频分配和线缆传输过程，这些过程都会加大模拟视频信号的衰减和失真，而本实用新型中省去了上述过程，从而是的视频质量得到了保证。
[0026]如图4所示，本实用新型的光端机接收端包括光模块、FPGA、DDR、视频编码芯片、视频输出接口 ；其中，光模块用于接收光端机发送端发出的光信号，并将接收到的光信号转换为高速串行信号，然后将高速串行信号发送至FPGA ； FPGA将接收到的高速串行信号进行解串，并将解串后的信号写入DDR进行缓存，在视频需要发送至显示终端显示时FPGA将DDR中缓存的数据读出，并发送至视频编码芯片；视频编码芯片用于接收FPGA发出的数据，并将接收到的数据转换为视频输出信号，经视频输出接口发送至显示终端显示。
[0027]本实用新型的多路光端机可以传输的视频信号包括但不仅限于:HDM1、DV1、VGA、SD1.YPbPr.Displayport ;且本实用新型的视频信号在传输过程中不经压缩过程，进一步保证了视频传输的质量。
[0028]以上是本实用新型的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【权利要求】
1.一种无需外接分配器的多路光端机，其特征在于，所述光端机包括一个光端机发送端和若干个光端机接收端，所述发送端通过与所述接收端数量一致的若干条光纤与所述接收端连接，每条光纤对应一个接收端。
2.根据权利要求1所述的光端机，其特征在于，所述光端机发送端包括视频输入接口、视频解码芯片、FPGA、DDR、光模块和PLC光分器；其中， 所述视频输入接口用于接收视频输入信号，并将接收到的所述视频输入信号发送至所述视频解码芯片； 所述视频解码芯片用于将接收到的视频输入信号解码，并将解码后的视频输入信号发送至所述FPGA ； 所述FPGA用于将解码后的视频输入信号写入DDR进行缓存，在视频输入信号需要发送至接收端时将解码后的视频输入信号转换为高速串行信号，并将所述高速串行信号发送至所述光模块； 所述光模块用于接收所述高速串行信号，并将所述高速串行信号转换成光信号，然后将所述光信号发送至所述PLC光分器； 所述PLC分光器用于接收所述光信号，并将所述光信号进行复制后输出N路相同的光信号。
3.根据权利要求1所述的光端机，其特征在于，所述光端机接收端包括光模块、FPGA、DDR、视频编码芯片、视频输出接口 ；其中， 所述光模块用于接收所述光端机发送端发出的光信号，并将所述光信号转换为高速串行信号，然后将所述高速串行信号发送至所述FPGA ； 所述FPGA将接收到的高速串行信号进行解串，并将解串后的信号写入DDR进行缓存，在视频需要发送至显示终端显示时FPGA将DDR中缓存的数据读出，并发送至所述视频编码-H-* I I心片； 所述视频编码芯片用于接收FPGA发出的数据，并将接收到的数据转换为视频输出信号，经所述视频输出接口发送至显示终端显示。
4.根据权利要求2所述的光端机，其特征在于，所述视频输入信号为HDM1、DV1、VGA、SD1、YPbPr、Displayport 的任一种。
5.根据权利要求2所述的光端机，其特征在于，所述视频输入信号不经压缩直接通过所述视频输入接口发送至所述视频解码芯片。
【文档编号】H04N7/22GK204145666SQ201420680336
【公开日】2015年2月4日 申请日期:2014年11月14日 优先权日:2014年11月14日
【发明者】王家祥, 杨国文 申请人:北京卓越信通电子股份有限公司