一种自干扰信号的反馈重建方法及系统与流程

本发明涉及全双工通信技术领域，特别是涉及一种自干扰信号的反馈重建方法及系统。

背景技术：

在全双工系统中，接收机本地需要重建自干扰然后从接收信号中减去来实现自干扰抑制。为了精确重建自干扰，目前的方法是构建一个有限冲击响应(FIR)重建结构来模拟自干扰信道。Bharadia D,Katti S提出了，重建结构实现在射频前端，这种方式对自干扰信道中的直射径分量抑制较好，如果要抑制自干扰信道中的丰富环境反射分量，则需要大量的射频器件和复杂的电路结构。Sahai A,Patel G,Sabharwal A提出了，重建结构实现在数字基带，这种方式在数字域实现自干扰重建，然后采用一个辅助发射通道将重建自干扰上变至射频进行消除，这种方案对整个自干扰信号的重建复杂度不敏感，但是辅助通道和发射通道的响应特性不一致导致发射通道引入的畸变和噪声难以抑制，从而限制了自干扰抑制性能。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种自干扰信号的反馈重建方法及系统，解决了射频域FIR重建结构难以模拟具有大延时扩展的自干扰信道的问题。

本发明的目的是通过以下技术方案来实现的：一种自干扰信号的反馈重建方法，对输入信号采用反馈支路来产生无限长的响应以匹配自干扰信道的延时扩展，恢复出自干扰信号。

所述反馈重建系统包括控制器、干扰重建模块、第一功分器、第二功分器和第一合路器；所述第一功分器的输入端接收输入信号，第一功分器的第一输出端经过干扰重建模块与第一合路器的第一输入端连接，第一功分器的第二输出端经过天线单元与第一合路器的第二输入端连接，第一合路器的输出端与第二功分器的输入端连接，第二功分器的第一输出端与控制器的输入端连接，第二功分器的第二输出端输出自干扰信号，控制器的输出端与干扰重建模块的控制端连接。

所述干扰重建模块包括第一抽头延时结构、第二抽头延时结构、第二合路器和第三功分器；所述第一抽头延时结构的输入端连接第一功分器的第一输出端，第一抽头延时结构的输出端与第二合路器的第一输入端连接，第二合路器的输出端与第三功分器的输入端连接，第三功分器的第一输出端与第一合路器的第一输入端连接，第三功分器的第二输出端经过第二抽头延时结构与第二合路器的第二输入端连接，第一抽头延时结构和第二抽头延时结构的控制端均与控制器的输出端连接。

所述干扰重建模块包括第三合路器、第四合路器、第四功分器、第一幅相器和功分模块；所述第三合路器的第一输入端与第一功分器的第一输出端连接，第一合路器的输出端与第四功分器的输入端连接，第四功分器的第一输出端经过第一幅相器与第四合路器的第一输入端连接，第四合路器的输出端与第一合路器的第一输入端连接，第四功分器的第二输出端与功分模块的输入端连接，功分模块的第一输出端与第三合路器的第二输入端连接，功分模块的第二输出端与第四合路器的第二输入端连接，功分模块和第一幅相器的控制端均与控制器的输出端连接。

所述功分模块包括N个功分电路，N为正整数；当N＝1时，功分电路的第一输入端作为功分模块的输出端，功分电路的第一输出端作为功分模块的第一输出端，功分电路的第二输出端作为功分模块的第二输出端，功分电路的控制端作为功分模块的控制端；当N>1时，第一个功分电路的第一输入端作为功分模块的输入端，第一个功分电路的第一输出端作为功分模块的第一输出端，第一个功分电路的第二输出端作为功分模块的第二输出端；第n个功分电路的第一输入端接第n-1个功分电路的第三输出端，n∈{2，3，…，N}，第n个功分电路的第一输出端接第n-1个功分电路的第二输入端，第n个功分电路的第二输出端接第n-1个功分电路的第三输入端，功分电路的控制端作为功分模块的控制端。

所述功分电路包括第五合路器、第六合路器、第五功分器、第一延时器、第二幅相器和第三幅相器，第一延时器的输入端作为功分电路的第一输入端，第一二阶反馈电路的输出端与第五功分器的输入端连接，第五功分器的第一输出端经过第二幅相器与第五合路器的第一输入端连接，第五功分器的第二输出端经过第三幅相器与第六合路器的第一输入端连接，第五合路器的输出端作为功分电路的第一输出端，第五合路器的第二输入端作为功分电路的第二输入端，第六合路器的输出端作为功分电路的第二输出端，第六合路器的第二输入端作为功分电路的第三输入端，第五功分器的第三输出端作为功分电路的第三输出端，第二幅相器和第三幅相器的控制端作为功分电路的控制端。

所述干扰重建模块包括第六功分器、第七功分器、第七合路器、第四幅相器和合路模块；所述第六功分器的输入端与第一功分器的第一输出端连接，第六功分器的第一输出端经过第四幅相器与第七合路器的第一输入端连接，第六功分器的第二输出端与合路模块的第一输入端连接，第七合路器的输出端与第七功分器的输入端连接，第七功分器的第一输出端与第二合路器的第一输入端连接，第七功分器的第二输出端与合路模块的第二输入端连接，合路模块的输出端与第七合路器的第二输入端连接，第四幅相器和合路模块的控制端均与控制器的输出端连接。

所述合路模块包括N个合路电路，N为正整数；当N＝1时，合路电路的第一输入端作为合路模块的第一输入端，合路电路的第二输入端作为合路模块的第二输入端，合路电路的第一输出端作为合路模块的输出端，合路电路的控制端作为合路模块的控制端；当N>1时，第一个合路电路的第一输入端作为合路模块的第一输入端，第一个合路电路的第二输入端作为合路模块的第二输入端，第一个合路电路的第一输出端作为合路模块的输出端，第n个合路电路的第一输入端与第n-1个合路电路的第二输出端连接，n∈{2，3，…，N}，第n个合路电路的第二输入端与第n-1个合路电路的第三输出端连接，第n个合路电路的第一输出端与第n-1个合路电路的第三输入端连接，合路电路的控制端作为合路模块的控制端。

所述合路电路包括第八功分器、第九功分器、第八合路器、第五幅相器、第六幅相器和第二延时器，第八功分器的输入端作为合路电路的第一输入端，第八功分器的第一输出端经过第五幅相器与第八合路器的第一输入端连接，第八功分器的第二输出端作为合路电路的第二输出端，第九功分器的输入端作为合路电路的第二输入端，第九功分器的第一输出端经过第六幅相器与第八合路器的第二输入端连接，第九功分器的第二输出端作为合路电路的第三输出端，第八合路器的第三输入端作为合路电路的第三输入端，第八合路器的输出端与第二延时器的输入端连接，第二延时器的输出端作为合路电路的第一输出端，第五幅相器和第六幅相器的控制端作为合路电路的控制端。

所述干扰重建模块包括第十功分器、第九合路器、第七幅相器和N个一阶反馈电路，N为正整数；当N＝1时，所述第十功分器的输入端接第一功分器的第一输出端，第十功分器的第一输出端经过第七幅相器与第九合路器的第一输入端连接，第十功分器的第二输出端与一阶反馈电路的输入端连接，一阶反馈电路的输出端与第九合路器的第二输入端连接，第九合路器的输出端与第一合路器的第一输入端连接，第七幅相器和一阶反馈电路的控制端均与控制器的输出端连接；当N>1时，所述干扰重建模块还包括N个第十一功分器和N个第十合路器，所述第十功分器的输入端接第一功分器的第一输出端，第十功分器的第一输出端经过第七幅相器与第九合路器的第一输入端连接，第九合路器的输出端与第一合路器的第一输入端连接，第一个第十一功分器的输入端连接第十功分器的第二输出端，第一个第十一功分器的第一输出端经过第一个一阶反馈电路与第一个第十合路器的第一输入端连接，第一个第十合路器的输出端接，第n个第十一功分器的输入端接第n-1个第十一功分器的第二输出端，n∈{2，3，…，N}，第n个第十一功分器的第一输出端经过第n个一阶反馈电路与第n个第十合路器的第一输入端连接，第n个第十合路器的输出端与第n-1个第十合路器的第二输入端连接，第七幅相器和一阶反馈电路的控制端均与控制器的输出端连接。

所述干扰重建模块包括N个二阶反馈电路，N为正整数；当N＝1时，二阶反馈电路的输入端作为干扰重建模块的输入端，二阶反馈电路的输出端作为干扰重建模块的输出端，二阶反馈电路的控制端作为干扰重建模块的控制端；当N>1时，第一个二阶反馈电路至第N个二阶反馈电路依次串联，第一个二阶反馈电路的输入端作为干扰重建模块的输入端，第N个二阶反馈电路的输出端作为干扰重建模块的输出端，二阶反馈电路的控制端作为干扰重建模块的控制端。

所述一阶反馈电路包括第十二功分器、第十一合路器、第八幅相器、第九幅相器和第三延时器，第八幅相器的输入端作为一阶反馈电路的输入端，第八幅相器的输出端与第十一合路器的第一输入端连接，第十一合路器的输出端与第十二功分器的输入端连接，第十二功分器的第一输出端作为一阶反馈电路的输出端，第十二功分器的第二输出端依次经过第九幅相器、第三延时器与第十一合路器的第二输入端连接，第八幅相器和第九幅相器的控制端作为一阶反馈电路的控制端。

所述二阶反馈电路包括第十三功分器、第十二合路器、第十三合路器、第十幅相器、第十一幅相器和第四延时器，第十二合路器的第一输入端作为二阶反馈电路的输入端，第十二合路器的输出端与第十三功分器的输入端连接，第十三功分器的第一输出端与第十三合路器的第一输入端连接，第十三功分器的第二输出端与第四延时器的输入端连接，第四延时器的第一输出端经过第十幅相器与第十二合路器的第二输入端连接，第四延时器的第二输出端经过第十一幅相器与第十三合路器的第二输入端连接，第十三合路器的输出端作为二阶反馈电路的输出端。

本发明的有益效果是：

(1)对经过大延时扩展自干扰信道的自干扰重建性能更好；

(2)对经过充分散射自干扰信道的自干扰重建性能更好；

(3)相同重建精度要求条件下，所需要的阶数更少，硬件结构更简单。

附图说明

图1为自干扰信号的反馈重建方法的流程图；

图2为自干扰信号的反馈重建系统实施例一的框图；

图3为自干扰信号的反馈重建系统实施例二的框图；

图4为自干扰信号的反馈重建系统实施例三的框图；

图5为自干扰信号的反馈重建系统实施例四的框图；

图6为自干扰信号的反馈重建系统实施例五的框图；

图7为自干扰信号的反馈重建系统实施例六的框图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种自干扰信号的反馈重建方法，对输入信号采用反馈支路来产生无限长的响应以匹配自干扰信道的延时扩展，恢复出自干扰信号。

实施例一

如图2所示，一种自干扰信号的反馈重建系统，与天线单元连接，所述反馈重建系统包括：控制器、干扰重建模块、第一功分器、第二功分器和第一合路器；所述第一功分器的输入端接收输入信号，第一功分器的第一输出端经过干扰重建模块与第一合路器的第一输入端连接，第一功分器的第二输出端经过天线单元与第一合路器的第二输入端连接，第一合路器的输出端与第二功分器的输入端连接，第二功分器的第一输出端与控制器的输入端连接，第二功分器的第二输出端输出自干扰信号，控制器的输出端与干扰重建模块的控制端连接。

实施例一的工作原理为：发射信号的一部分经过天线单元泄露进接收机成为自干扰信号，由于泄露信道未知，因此自干扰信号是未知的。为了消除自干扰，用第一功分器从发射通道耦合一路发射信号作为参考信号重建自干扰，重建干扰在第一合路器中从自干扰中减掉从而实现自干扰抑制的目的。利用第二功分器耦合一路残余自干扰信号，控制器根据残余自干扰的功率调整干扰重建模块的参数，从而最小化残余自干扰的功率。本专利在干扰重建模块中采用了反馈支路来产生无限长的响应以匹配自干扰信道的延时扩展，从而使得恢复出自干扰信号的精度比无反馈结构的重建干扰的精度更高，干扰重建模块的拉普拉斯域(或称为S域)的系统函数表示为

其中，H_b(s)为反馈重建系统的前馈支路的S域系统函数，H_a(s)为反馈重建系统的反馈支路的S域系统函数，参数s表示拉普拉斯算子。

实施例二

如图3所示，本实施例的技术方案与实施例一的技术方案的不同之处在于：本实施例中所述干扰重建模块包括第一抽头延时结构、第二抽头延时结构、第二合路器和第三功分器；所述第一抽头延时结构的输入端连接第一功分器的第一输出端，第一抽头延时结构的输出端与第二合路器的第一输入端连接，第二合路器的输出端与第三功分器的输入端连接，第三功分器的第一输出端与第一合路器的第一输入端连接，第三功分器的第二输出端经过第二抽头延时结构与第二合路器的第二输入端连接，第一抽头延时结构和第二抽头延时结构的控制端均与控制器的输出端连接。

实施例二的工作原理为：公式一中的干扰重建模块的S域系统函数的一种Z域形式如下：

其中H_a(z)和H_b(z)分别表示为反馈和前馈支路的Z域形式，参数z表示延时算子。如果采用抽头延时线模型来实现前馈和反馈支路，则公式二中的H_a(z)和H_b(z)可以表示为和此时干扰重建模块可由图3中的结构实现，其中a_k和b_k表示反馈和前馈支路中抽头延时线的第k个抽头的抽头系数，M和N表示前馈和反馈支路中抽头延时线中的抽头个数。这种结构是自干扰反馈重建的基本形式，具有形式简单的特点。

实施例三

如图4所示，本实施例的技术方案与实施例一的技术方案的不同之处在于：本实施例中所述干扰重建模块包括第三合路器、第四合路器、第四功分器、第一幅相器和功分模块；所述第三合路器的第一输入端与第一功分器的第一输出端连接，第一合路器的输出端与第四功分器的输入端连接，第四功分器的第一输出端经过第一幅相器与第四合路器的第一输入端连接，第四合路器的输出端与第一合路器的第一输入端连接，第四功分器的第二输出端与功分模块的输入端连接，功分模块的第一输出端与第三合路器的第二输入端连接，功分模块的第二输出端与第四合路器的第二输入端连接，功分模块和第一幅相器的控制端均与控制器的输出端连接。

所述功分模块包括N个功分电路，N为正整数。

当N＝1时，功分电路的第一输入端作为功分模块的输出端，功分电路的第一输出端作为功分模块的第一输出端，功分电路的第二输出端作为功分模块的第二输出端，功分电路的控制端作为功分模块的控制端。

当N>1时，第一个功分电路的第一输入端作为功分模块的输入端，第一个功分电路的第一输出端作为功分模块的第一输出端，第一个功分电路的第二输出端作为功分模块的第二输出端；第n个功分电路的第一输入端接第n-1个功分电路的第三输出端，n∈{2，3，…，N}，第n个功分电路的第一输出端接第n-1个功分电路的第二输入端，第n个功分电路的第二输出端接第n-1个功分电路的第三输入端，功分电路的控制端作为功分模块的控制端。

所述功分电路包括第五合路器、第六合路器、第五功分器、第一延时器、第二幅相器和第三幅相器，第一延时器的输入端作为功分电路的第一输入端，第一二阶反馈电路的输出端与第五功分器的输入端连接，第五功分器的第一输出端经过第二幅相器与第五合路器的第一输入端连接，第五功分器的第二输出端经过第三幅相器与第六合路器的第一输入端连接，第五合路器的输出端作为功分电路的第一输出端，第五合路器的第二输入端作为功分电路的第二输入端，第六合路器的输出端作为功分电路的第二输出端，第六合路器的第二输入端作为功分电路的第三输入端，第五功分器的第三输出端作为功分电路的第三输出端，第二幅相器和第三幅相器的控制端作为功分电路的控制端。实施例四

如图5所示，本实施例的技术方案与实施例一的技术方案的不同之处在于：本实施例中所述干扰重建模块包括第六功分器、第七功分器、第七合路器、第四幅相器和合路模块；所述第六功分器的输入端与第一功分器的第一输出端连接，第六功分器的第一输出端经过第四幅相器与第七合路器的第一输入端连接，第六功分器的第二输出端与合路模块的第一输入端连接，第七合路器的输出端与第七功分器的输入端连接，第七功分器的第一输出端与第二合路器的第一输入端连接，第七功分器的第二输出端与合路模块的第二输入端连接，合路模块的输出端与第七合路器的第二输入端连接，第四幅相器和合路模块的控制端均与控制器的输出端连接。

所述合路模块包括N个合路电路，N为正整数。

当N＝1时，合路电路的第一输入端作为合路模块的第一输入端，合路电路的第二输入端作为合路模块的第二输入端，合路电路的第一输出端作为合路模块的输出端，合路电路的控制端作为合路模块的控制端。

当N>1时，第一个合路电路的第一输入端作为合路模块的第一输入端，第一个合路电路的第二输入端作为合路模块的第二输入端，第一个合路电路的第一输出端作为合路模块的输出端，第n个合路电路的第一输入端与第n-1个合路电路的第二输出端连接，n∈{2，3，…，N}，第n个合路电路的第二输入端与第n-1个合路电路的第三输出端连接，第n个合路电路的第一输出端与第n-1个合路电路的第三输入端连接，合路电路的控制端作为合路模块的控制端。

所述合路电路包括第八功分器、第九功分器、第八合路器、第五幅相器、第六幅相器和第二延时器，第八功分器的输入端作为合路电路的第一输入端，第八功分器的第一输出端经过第五幅相器与第八合路器的第一输入端连接，第八功分器的第二输出端作为合路电路的第二输出端，第九功分器的输入端作为合路电路的第二输入端，第九功分器的第一输出端经过第六幅相器与第八合路器的第二输入端连接，第九功分器的第二输出端作为合路电路的第三输出端，第八合路器的第三输入端作为合路电路的第三输入端，第八合路器的输出端与第二延时器的输入端连接，第二延时器的输出端作为合路电路的第一输出端，第五幅相器和第六幅相器的控制端作为合路电路的控制端。

实施例三和实施例四的工作原理为：将公式二变换为：

公式三表示将公式二表示的传递函数分解为反馈结构和线性结构的级联形式，在实现时，通过合并复用延时器和功分器实现器件节省。公式四表示将公式二表示的传递函数分解为线性结构和反馈结构的级联形式，在实现时，通过合并复用延时器和合路器实现器件节省。实际上，为了图4、5的作图方便，附加了M＝N的约束。

实施例五

如图6所示，本实施例的技术方案与实施例一的技术方案的不同之处在于：本实施例中所述干扰重建模块包括第十功分器、第九合路器、第七幅相器和一阶反馈电路；所述第十功分器的输入端接第一功分器的第一输出端，第十功分器的第一输出端经过第七幅相器与第九合路器的第一输入端连接，第十功分器的第二输出端与一阶反馈电路的输入端连接，一阶反馈电路的输出端与第第九合路器的第二输入端连接，第九合路器的输出端与第一合路器的第一输入端连接，第七幅相器和一阶反馈电路的控制端均与控制器的输出端连接。

所述一阶反馈电路包括N个信号处理电路，N为正整数。

当N＝1时，信号处理电路的第一输入端作为信号处理模块的输入端，信号处理电路的第一输出端作为信号处理模块的输出端，信号处理电路的控制端作为信号处理模块的控制端。

当N>1时，第一个信号处理电路的第一输入端作为信号处理模块的输入端，第一个信号处理电路的第一输出端作为信号处理模块的输出端，第n个信号处理电路的第一输入端接第n-1个信号处理电路的第二输出端，n∈{2，3，…，N}，第n个信号处理电路的第一输出端接第N-1个信号处理电路的第二输入端，信号处理电路的控制端作为信号处理模块的控制端。

所述信号处理电路包括第十一功分器、第十二功分器、第十合路器、第十一合路器、第八幅相器、第九幅相器和第三延时器，第十一功分器的输入端作为信号处理电路的第一输入端，第十一功分器的第一输出端经过第八幅相器与第十合路器的第一输入端连接，第十一功分器的第二输出端作为信号处理电路的第二输出端，第十合路器的输出端与第十二功分器的输入端连接，第十二功分器的第一输出端与第十一合路器的第一输入端连接，第十二功分器的第二输出端依次经过第九幅相器、第三延时器与第十合路器的第二输入端连接，第十一合路器的第二输入端作为信号处理电路的第二输入端，第十二合路器的输出端作为信号处理电路的第一输出端，第八幅相器和第九幅相器的控制端作为信号处理电路的控制端。

实施例五的工作原理为：在M≤N条件下，通过代数理论，可以将公式二白盒化为

表示H(z)可由一系列一阶反馈结构通过并联的形式来实现，从而实现图6中的结构，其中C为常数，A_k和p_k表示第k个一阶反馈结构的系数和极点。这种结构可以方便的控制H(z)的各个极点以保证稳定性，同时各个极点之间的调节互不影响，从而简化了调节复杂度。

实施例六

如图7所示，本实施例的技术方案与实施例一的技术方案的不同之处在于：本实施例中所述干扰重建模块包括N个二阶反馈电路，N为正整数。

当N＝1时，二阶反馈电路的输入端作为干扰重建模块的输入端，二阶反馈电路的输出端作为干扰重建模块的输出端，二阶反馈电路的控制端作为干扰重建模块的控制端。

当N>1时，第一个二阶反馈电路至第N个二阶反馈电路依次串联，第一个二阶反馈电路的输入端作为干扰重建模块的输入端，第N个二阶反馈电路的输出端作为干扰重建模块的输出端，二阶反馈电路的控制端作为干扰重建模块的控制端。

所述二阶反馈电路包括第十三功分器、第十二合路器、第十三合路器、第十幅相器、第十一幅相器和第四延时器，第十二合路器的第一输入端作为二阶反馈电路的输入端，第十二合路器的输出端与第十三功分器的输入端连接，第十三功分器的第一输出端与第十三合路器的第一输入端连接，第十三功分器的第二输出端与第四延时器的输入端连接，第四延时器的第一输出端经过第十幅相器与第十二合路器的第二输入端连接，第四延时器的第二输出端经过第十一幅相器与第十三合路器的第二输入端连接，第十三合路器的输出端作为二阶反馈电路的输出端。

实施例六的工作原理为：在M≤N条件下，通过代数理论，可以将公式二白盒化为

表示，H(z)可由一系列二阶反馈结构通过串联的形式来实现，从而实现图7中的结构，其中x_k0、x_k1和x_k2表示第k个二阶反馈结构的前馈支路系数，y_k1和y_k2表示第k个二阶反馈结构的反馈支路系数，表示向下取整。这种结构可以方便的控制H(z)的各个零点以保证响应特性。

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。