多相机的数据同步方法及系统与流程

本发明涉及电子技术领域，尤其涉及一种多相机的数据同步方法及系统。

背景技术：

目前，多摄像头应用越来越广泛，而且，多摄相机协同工作也越来越重要，比如在无人机双目壁障系统下，双摄像机进行遮挡识别和深度识别。而进行多摄像头协同处理时，同一时间对比很重要，由于处理过程涉及到图像缓冲、互相运算等，相机同步不仅可以解决很多问题，而且可以节约资源，增加可靠性。

公开号为CN 104270568 A的中国专利公开了一种相机同步拍摄控制装置，包括：可编程逻辑器件CPLD芯片、多路相机接口电路、通信接口电路、时钟电路、电源电路、CPLD编程电路和工作状态显示电路。其中时钟电路为CPLD芯片提供工作时钟。通信接口电路包括RS232通信接口电路、RS485通信接口电路和USB接口电路。可编程逻辑器件CPLD芯片可通过RS232接口电路与近距离设置的计算机实现异步串行通信，通过RS485通信接口电路与远距离设置的计算机实现通信，通过USB接口电路实现与计算机的USB通信。可编程逻辑器件CPLD芯片的相机控制指令输出接口与多路相机接口电路的控制指令输入接口连接，通过多路相机接口电路分别与多台相机的I/O接口连接，为多台相机提供拍摄触发信号，实现同步拍摄。

上述方案实现了相机拍摄的同步控制，然而其控制是通过硬件控制，在无人机等对设备的体积和重量要求严格的场景下并不适用。

技术实现要素：

本发明所要解决的技术问题是：提供一种基于FPGA的多相机的数据同步方法及系统，既能够精确地实现多相机同步输出，又无需额外增加硬件连接。

为了解决上述技术问题，本发明采用的技术方案为：

一种多相机的数据同步方法，包括：

连接FPGA与至少两路的相机；

FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出同步后的相机的数据。

本发明提供的另一个技术方案为：

一种多相机的数据同步系统，包括FPGA和至少两路的相机，所述FPGA与至少两路的相机连接；所述FPGA包括：

延时周期计算模块，用于计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

同步模块，用于依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出模块，用于输出同步后的相机的数据。

本发明的有益效果在于：通过FPGA计算出延时周期后，即可按照延时周期将多路相机的数据进行同步后再输出。对与接入FPGA的多路独立的相机，不需要硬件上增加额外的连接，通过FPGA内部进行时序控制和同步，实现多路相机实时同步数据采集功能，该方法利用了FPGA在时序上的灵活性，可以非常便捷的实现同步采集功能。

附图说明

图1为本发明实施例的多相机的数据同步方法的流程图；

图2为本发明实施例的多相机的数据同步系统的结构示意图；

图3为本发明实施例一的多相机的数据同步方法的流程图；

图4为本发明实施例二的多相机的数据同步方法的第一相机和第二相机延时信号示意图；

图5为本发明实施例二的多相机的数据同步方法的第一相机和第二相机的同步信号输出的示意图。

标号说明：

100、FPGA；1、延时周期计算模块；2、同步模块；3、输出模块；4、延时测试模块；5、时序约束模块。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

本发明最关键的构思在于：通过FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步。

请参照图1，本发明提供：

一种多相机的数据同步方法，包括：

连接FPGA与至少两路的相机；

FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出同步后的相机的数据。

进一步的，所述FPGA设置在PCB板上，连接FPGA与至少两路的相机之后，FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差之前，进一步包括：

对所述PCB板上的电路进行延时测试；

依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束。

从上述描述可知，通过FPGA的时序约束，保证了多路相机数据的延时在几个周期内，最小化的利用FPGA资源和数据延迟，对后续实时性提供很好的条件。

进一步的，所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步具体为：

将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。

从上述描述可知，也可通过延时多个延时周期，以实现第一相机和第二相机的数据同步。对于两路以上的相机，采用相同方法即可实现数据同步。

进一步的，所述相机的接口均为并行数据接口。

进一步的，所述相机的参数配置一致。

从上述描述可知，相机采用并行数据接口、参数配置一致等硬件设置，使得相机的数据延时在可控范围。

请参照图2，本发明的另一个技术方案为：

一种多相机的数据同步系统，包括FPGA100和至少两路的相机，所述FPGA100与至少两路的相机连接；所述FPGA100包括：

延时周期计算模块1，用于计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

同步模块2，用于依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出模块3，用于输出同步后的相机的数据。

进一步的，所述FPGA100设置在PCB板上，所述FPGA100还包括：

延时测试模块4，用于对所述PCB上的电路进行延时测试；

时序约束模块5，用于依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束。

进一步的，所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，所述同步模块2具体用于将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。

进一步的，所述相机的接口均为并行数据接口。

进一步的，所述相机的参数配置一致。

请参照图3，本发明的实施例一为：

一种多相机的数据同步方法，包括：

连接FPGA与至少两路的相机；所述FPGA设置在PCB板上；具体的，提供一块设有FPGA以及多个与FPGA连接的数据接口的PCB板，如支持20个预留GPIO的FPGA开发板；将至少两路的采用并行数据接口的相机分别与不同的数据接口连接；所述相机的参数配置一致；PCB板上FPGA与每个相机之间的数据线的长度相同，FPGA与每个相机之间的时钟线的长度也相同；对所述PCB上的电路进行延时测试；进行延时测试后通过FPGA内部逻辑复制实现对每一路相机的控制；

依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束；其中，所述相机的数据为相机拍摄的数据，如图像数据、视频数据等；

FPGA计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出同步后的相机的数据以及形场同步信号。

请参照图4和5，本发明的实施例二为：

一种多相机的数据同步方法，与上述实施例一的区别在于：

所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步具体为：

将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。将FPGA连接计算机，测试其延时信号和同步输出信号，计算机输出的测试结果如图4和5所示，其中，如图4所示为第一相机和第二相机延时信号示意图；图5所示为第一相机和第二相机的同步信号输出示意图。其中，Name表示信号的名称，-80、-60等数值表示时间，CCD_FVAL对应第一相机的信号，rCCD_FVAL对应第二相机的信号，CCD_PIXCLK对应FPGA内部时钟信号。

请参照图2，本发明的实施例三为：

一种与上述实施例一的多相机的数据同步方法对应的系统，包括PCB板、FPGA100和至少两路的相机，所述FPGA100设置在所述PCB板上，所述PCB板上还设有与所述FPGA100连接的多个数据接口，所述至少两路的相机分别与不同的数据接口连接；所述相机的接口均为并行数据接口；所述相机的参数配置一致；所述FPGA100包括：

延时测试模块4，用于对所述PCB上的电路进行延时测试；

时序约束模块5，用于依据延时测试结果对所述至少两路的相机的数据到FPGA的输入和输出进行时序约束；

延时周期计算模块1，用于计算任意两个所述相机的数据分别输入至FPGA的时间差，所述时间差为延时周期；

同步模块2，用于依据所述延时周期将任意两个所述相机的数据输出FPGA的时间进行同步；

输出模块3，用于输出同步后的相机的数据。

在一优选实施例中，所述至少两路的相机包括第一相机和第二相机，所述第一相机的数据输入至所述FPGA的时间先于所述第二相机的数据输入至所述FPGA的时间，所述同步模块2具体用于将所述第一相机的数据延时一个所述延时周期后与第二相机的数据同步输出。

综上所述，本发明提供的多相机的数据同步方法及系统，利用了FPGA在时序上的灵活性，可以非常方便的实现同步采集功能。在性能上，满足多路信号接入，可以实时检测出延时周期，从而进行延时调整。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。