一种遥感相机星上实时处理算法上注更新平台的制作方法

本发明属于星上实时图像处理领域，提出了一种遥感相机星上实时处理算法上注更新平台，可用于在轨相机图像数据的实时处理进行目标检测与识别。

背景技术：

随着遥感相机分辨率和幅宽的不断提高，导致遥感相机所产生的原始图像数据量成几何级数的增长。受到星地链路带宽的限制，无法将全部原始数据都及时传输到地面再行处理。必须依靠星上实时处理算法提取出重要的目标信息数据，显著降低数据量，将有效的图像数据由卫星传输到地面接收站。由于对遥感应用需求快速响应的要求越来越高，新的应用需求和要求不断涌现，功能事先确定且在轨工作后星上实时处理算法不变已经无法满足现今用户的需求。必须通过遥感相机实时处理算法上注更新技术，才能充分发挥遥感相机的效能，更好地满足遥感应用需求。

技术实现要素：

本发明解决的技术问题是：克服现有技术的不足，提供了一种遥感相机星上实时处理算法上注更新平台，解决了现有的固化卫星在轨实时处理算法不能对遥感应用需求快速响应，不适用新涌现的应用要求的问题，具有很好的使用价值。

本发明的技术解决方案是：一种遥感相机星上实时处理算法上注更新平台，包括：上注更新控制模块、星上图像实时处理模块，上注更新控制模块包括固化存储单元、非易失上注更新算法存储单元、上传数据接收单元、配置控制单元、星上相机数据获取单元；其中

配置控制单元，在卫星入轨后，当接收到上传数据接收单元转发的图像处理算法配置指令时，读取固化存储单元中的图像处理算法，采用被动并行配置方法写入星上图像实时处理模块；当接收到上传数据接收单元转发的上注更新指令时，从非易失上注更新算法存储单元读取图像处理算法，采用被动并行配置方法写入星上图像实时处理模块；所述的图像处理算法配置指令为令配置控制单元读取固化存储单元中的图像处理算法对星上图像实时处理模块进行配置的指令；所述的上注更新指令为令配置控制单元读取非易失上注更新算法存储单元中图像处理算法对星上图像实时处理模块进行配置的指令；

固化存储单元，存储卫星发射前固化好的图像处理算法；

非易失上注更新算法存储单元，接收上传数据接收单元转发的图像处理算法并存储；

上传数据接收单元，接收地面发送的图像处理算法配置指令、上注更新指令并转发至配置控制单元；接收地面发送的图像处理算法并送至非易失上注更新算法存储单元；

星上相机数据获取单元，获取星上遥感相机生成的原始图像数据，并送至星上图像实时处理模块；接收目标信息数据并发送至地面；

星上图像实时处理模块，根据配置控制单元写入的图像处理算法进行配置；根据配置的图像处理算法对原始图像数据进行处理得到目标信息数据、原始图像背景块数据，将目标信息数据、原始图像背景块数据送至星上相机数据获取单元。

所述的上注更新控制模块采用反熔丝FPGA，星上图像实时处理模块采用SRAM型FPGA，SRAM型FPGA控制8组存储器，每组存储器存储一帧原始图像数据，SRAM型FPGA每处理相邻8帧原始图像数据生成当前帧目标有效图像数据。

所述的星上相机数据获取单元采用N+3路LVDS差分信号接收原始图像数据，N+3路LVDS差分信号包括帧有效信号、行使能信号、像元时钟信号、N位原始图像数据，其中，N为原始图像数据位数。

所述的星上相机数据获取单元使用BRAM存储星上遥感相机生成的原始图像数据，使用并行LVTTL接口将原始图像数据送至星上图像实时处理模块。

所述的固化存储单元采用PROM。

所述的非易失上注更新算法存储单元采用非易失EEPROM。

还包括三线接收总线、三线发送总线，三线接收总线接收地面发送的图像处理算法配置指令、上注更新指令、图像处理算法并转发至上传数据接收单元；三线发送总线，接收星上相机数据获取单元发送的目标有效图像数据、原始图像背景块数据并送至地面。

本发明与现有技术相比的优点在于：

(1)本发明上注更新平台通过高速LVDS并行数据接口、一次性固化存储区、非易失上注更新存储区、多达8帧的缓存区，具备充足灵活的存储资源可以支持速率更快、数据量更大的星上实时图像处理，适合瞬态目标的检测与识别；

(2)本发明上注更新平台通过利用抗辐照反熔丝FPGA来接收并提取原始图像数据，并完成与SRAM型FPGA处理输出目标信息数据组包编码与输出，提高在复杂空间辐照环境下的系统的可靠性；

(3)本发明上注更新平台通过利用固化存储区和SRAM型FPGA实现星上实时图像处理，根据地面上传的配置指令，能够对SRAM型FPGA在轨配置经地面充分验证过并发射前固化好的实时图像处理算法，同时能够接收星地链路上注更新优化的星上实时处理新算法，在指令控制下对SRAM型FPGA配置新的算法，对用户的新需求进行及时响应。

附图说明

图1遥感相机星上实时处理算法上注更新技术的结构示意图；

图2相机焦面数据信号时序关系图；

图3PROM、EEPROM存储器与FPGA连接关系原理图；

图4被动配置接口信号连接关系原理图；

图5被动配置接口信号关系时序图；

图6为SRAM型FPGA控制的存储器接口信号连接关系原理图。

具体实施方式

本发明针对现有技术的不足，提出一种遥感相机星上实时处理算法上注更新平台，包括上注更新控制模块和星上图像实时处理模块，上注更新控制模块通过高可靠性抗辐照反熔丝FPGA做为控制核心，完成遥感相机原始图像数据接收、发射前固化好星上实时处理算法配置、星地链路上传的新星上实时处理算法配置数据接收和存储、新上传的星上实时处理算法配置等功能。星上图像实时处理模块以SRAM型FPGA做为控制核心，完成实时瞬态目标信息检测与识别功能。上注更新控制模块由五部分构成，包括固化存储单元、非易失上注更新算法存储单元、上传数据接收单元、配置控制单元、星上相机数据获取单元。固化存储单元包括一组PROM存储器，PROM中存储发射前固化的星上实时处理算法；非易失上注更新算法存储单元包括一组EEPROM存储器，EEPROM中存储通过星地链路上传的更新的星上实时处理算法。星地链路上传经过星上数传系统1553B总线转发更新的星上实时处理算法分块数据，经过设备内部转换再经三线发送电路输出，上传数据接收单元的三线接收电路接收分块数据块。配置控制单元根据上传数据接收单元转发的配置指令，通过被动并行配置模式可以将PROM固化好的星上实时处理算法配置到星上图像实时处理模块的SRAM型FPGA，也可以将EEPROM存储的更新星上实时处理算法，配置到该SRAM型FPGA。星上相机数据获取单元通过15路LVDS接收遥感相机原始图像数据，包括帧有效信号、行使能信号、像元时钟信号及12位数据，并且在实时接收焦面电路LVDS传输的原始图像数据，既同时使用并行LVTTL接口转发到执行星上实时处理算法的SRAM型FPGA，又完成指定背景图像数据块的抽取。星上图像实时处理模块中的SRAM型FPGA具体执行星上实时处理算法，它控制8组存储器，每组存储器可以存储一帧原始图像数据，每帧图像最大是600×400像元。它接收了星上相机数据获取单元转发的原始图像数据，在缓存到FPGA内部BRAM同时，也将该帧原始图像数据写入到一组存储器中，利用缓存到FPGA内部的当前帧原始图像数据和它控制的7组存储器存储的相邻的8帧图像数据，进行星上实时处理算法，检测、识别和提取出当前帧中重要目标信息数据，将目标信息数据进行组合编码，再进行并串转换通过两个FPGA之间的三线传输总线将编码后的目标信息数据传输给星上相机数据获取单元，星上相机数据获取单元将接收到目标信息数据与之前从当前帧抽取的原始背景图像数据块组合成一定格式的数据包后，再通过三线发送总线发送出去，数据包经星上数传系统下传到地面接收站，下面结合附图对本发明上注更新平台进行详细的说明。

综上所述，本发明一种遥感相机星上实时处理算法上注更新平台，包括上注更新控制模块、星上图像实时处理模块，上注更新控制模块包括固化存储单元、非易失上注更新算法存储单元、上传数据接收单元、配置控制单元、星上相机数据获取单元。

配置控制单元，在卫星入轨后，当接收到上传数据接收单元转发的图像处理算法配置指令时，读取固化存储单元中的图像处理算法，采用被动并行配置方法写入星上图像实时处理模块；当接收到上传数据接收单元转发的上注更新指令时，从非易失上注更新算法存储单元读取图像处理算法，采用被动并行配置方法写入星上图像实时处理模块；所述的图像处理算法配置指令为令配置控制单元读取固化存储单元中的图像处理算法对星上图像实时处理模块进行配置的指令；所述的上注更新指令为令配置控制单元读取非易失上注更新算法存储单元中图像处理算法对星上图像实时处理模块进行配置的指令。

固化存储单元，存储卫星发射前固化好的图像处理算法。

非易失上注更新算法存储单元，接收上传数据接收单元转发的图像处理算法并存储。

上传数据接收单元，接收地面发送的图像处理算法配置指令、上注更新指令并转发至配置控制单元；接收地面发送的图像处理算法并送至非易失上注更新算法存储单元。

星上相机数据获取单元，获取星上遥感相机生成的原始图像数据，并送至星上图像实时处理模块；接收目标信息数据并发送至地面。

星上图像实时处理模块，根据配置控制单元写入的图像处理算法进行配置；根据配置的图像处理算法对原始图像数据进行处理得到目标信息数据、原始图像背景块数据，将目标信息数据、原始图像背景块数据送至星上相机数据获取单元。

如图1所示为本发明遥感相机星上实时处理算法上注更新平台的结构示意图，分成反熔丝FPGA进行时序控制的电路部分和SRAM型FPGA进行时序控制的电路部分。反熔丝FPGA控制电路部分包括相机焦面数据接收电路、转发原始图像数据接口、PROM电路、EEPROM电路、三线接收电路、三线发送电路、被动配置接口共6个电路。SRAM型FPGA进行时序控制电路部分包括8组存储器、目标信息数据发送接口。

相机焦面数据接收电路：相机焦面电路输出15位LVDS格式的原始图像数据，通过54LVDS032芯片完成差分转单端转换输出到反熔丝FPGA内部。如图2是相机焦面数据信号时序关系图，反熔丝FPGA转发原始图像数据给SRAM型FPGA信号时序关系图与图2相同。

如图3所示为PROM电路、EEPROM电路与反熔丝FPGA信号连接关系原理图，根据使用的SRAM型FPGA配置数据量，PROM组可以由1片到多片组成，本原理图示例是两片PROM，PROM是一次性烧写的存储器，用于固化发射前地面充分验证过的星上实时处理算法程序数据，多片PROM采用菊花链方式进行连接。EEPROM也是根据使用的SRAM型FPGA配置数据量确定，本原理图示例是两片EEPROM，EEPROM是非易失存储器，可以在线擦除和烧写，掉电存储的数据内容不丢失，本发明用于把星地链路上传来的新的实时处理算法配置程序数据保存在EEPROM中。多片EEPROM的地址总线和数据总线采用复用方式以节省FPGA的I/O管脚，各片EEPROM的控制信号都受FPGA的独立控制。PROM和EEPROM信号时序关系根据使用的具体芯片型号数据手册设计。

如图4所示为反熔丝FPGA对SRAM型FPGA被动配置接口信号连接关系原理图，如图5所示是被动配置接口信号关系时序图，CFG_CCLK是反熔丝FPGA输出的配置时钟信号，CFG_PROG_B启动配置信号，然后SRAM型FPGA反馈CFG_INIT_B表示准备好，可以开始接收配置数据，片选信号CFG_CS_B低电平有效，读写信号CFG_RDWR_B低电平表示写操作，CFG_DATA<31..0>是32位配置数据位。CFG_BUSY低电平表示SRAM型FPGA可以继续接收配置数据。当全部配置数据都已经写入SRAM型FPGA，且SRAM型FPGA配置成功后，SRAM型FPGA反馈CFG_DONE由低电平变成高电平，指示配置成功，SRAM型FPGA已经按照配置程序正常运行，结束配置过程。

三线接收电路、三线发送电路、目标信息数据发送接口信号关系与SPI总线标准类似，包括使能信号、时钟信号和一位数据位，区别在于SPI总线标准数据位是双向的，本发明使用的三线电路是单向传输。故不再赘述。

如图6所示为SRAM型FPGA控制的存储器接口信号连接关系原理图，使用了26位数据信号线，在一个存储器单元存放了2个像元的数据，每12位数据是原始数据，第13位是累加和和数据用于校验。当原始像元时钟是100MHz时候，通过这个方式可以把存储器读写操作时钟降低到50MHz。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。