一种空间信息网络链路控制设备的制作方法

本实用新型涉及电子通信技术领域，尤其涉及一种空间信息网络链路控制设备。

背景技术：

构建具有星间通信能力的空间信息网络，可以减小通信系统对地面基础设施的依赖性，满足全球或区域用户的通信服务需求，进一步有效缓解地面网络中的拥塞状况，保障信息的有效传输和可靠传递。但是，空间信息网络具有的节点距离远、链路误码高、业务种类多等特点，对链路建立、帧长设计、业务复用等技术提出了较高要求。现有技术中的网络链路控制设备在传输线路上没有充分考虑卫星通信中数据量大以及数据类型多的问题，存在链路连接部件不够稳定，并且电子部件的配合也不够精确，会造成数据中断和数据丢失的现象。

技术实现要素：

本实用新型公开了一种空间信息网络链路控制设备，包括对数据信息进行调控的总控制单元，所述总控制单元上分别连接有第一接口板和第二接口板；

所述总控制单元包括网络交换单元，所述网络交换单元上连接有物理层芯片、部件互联桥接芯片、闪存器、存储器、连接器和RS232接口；

所述网络交换单元通过网络交换单元和部件互联桥接芯片与CPCI总线相连接再与第一接口板数据通信；所述网络交换单元通过连接器与第二接口板相连接；所述第一接口板包括第一收发接口、以太网接口和网口，所述第二接口板包括第二收发接口。

所述网络交换单元采用FPGA芯片，其型号为XC7K325T。

所述物理层芯片采用网络PHY芯片其型号为88E1116R，部件互联桥接芯片采用PCI桥接方式其型号为PCI9056的桥接芯片。

由于采用了上述技术方案，本实用新型提供的一种空间信息网络链路控制设备，适用于星间及星地通信的多个工作频段和多种通信方式，如微波通信、激光通信中。重点突破的动态成帧技术、基于数据优先级的业务调度技术有效解决了链路协议在空间通信环境中的适用问题。该装置设计新颖、电路结构简单可以被通信领域广泛应用。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的结构示意图；

图2为本实用新型中FPGA总体逻辑连接关系示意图；

图3为本实用新型中FPGA的光纤802.3协议接口模块示意图；

图4为本实用新型中FPGA的RJ45的802.3协议接口模块示意图；

图5为本实用新型中FPGA的光纤802.3协议接口模块示意图；

图6为本实用新型中FPGA的RJ45的802.3协议接口模块示意图。

具体实施方式

为使本实用新型的技术方案和优点更加清楚，下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚完整的描述：

如图1-图6所示的一种空间信息网络链路控制设备，主要包括对数据信息进行调控的总控制单元，所述总控制单元上分别连接有第一接口板和第二接口板。总控制单元在与外部进行数据通信时根据数据的特点选择合适的第一接口板或者第二接口板与外界电路进行数据通信。例如当数据量为千兆类型的则选用第二接口板；如果数据量为万兆的数据则选用第一接口板的接口进行数据传输。

所述总控制单元包括网络交换单元1，所述网络交换单元1上连接有物理层芯片11、部件互联桥接芯片12、闪存器13、存储器14、连接器15和RS232接口16；所述网络交换单元1通过物理层芯片11和部件互联桥接芯片12与CPCI总线相连接再与第一接口板数据通信；所述网络交换单元1通过连接器15与第二接口板相连接；所述第一接口板包括第一收发接口、以太网接口和网口，所述第二接口板包括第二收发接口。

进一步的，所述网络交换单元1采用FPGA芯片，其型号为XC7K325T。基于FPGA的网络交换单元采用标准3U CPCI总线标准，占用3U CPCI机箱两个槽位，采用FPGA进行网络数据交换处理，适用于高性能、大数据量的信号处理系统。FPGA上外挂256M×64bit DDR3存储器，用于数据缓存，FPGA上外挂1Gbit Flash存储器，用于程序固化和用户数据，板卡前面板引出8路光纤，4路 光纤(1、2、3、4)为802.3协议，4路光纤(A、B、C、D)为SNP协议，板卡前面板引出串口用于控制管理，通过后插板引出2路光纤(6、7)为802.3协议，通过后插板引出4路RJ45网口，协议为802.3协议，通过后插板引出两路WiFi信号，协议为802.11协议，FPGA通过桥接芯片连接CPCI总线，可以实现与CPCI主机的通讯。

Xilinx 7系列FPGA由三款全新FPGA产品系列组成，可满足从大批量成本敏感型应用的低成本、小型化，到超高性能应用的超高端连接带宽、逻辑容量和信号处理能力等一系列系统需求。作为可编程芯片，7系列器件是目标设计平台的坚实基础，使设计人员从开发周期的开始阶段就能将精力集中在系统创新上。Xilinx 7系列FPGA采用业界最先进的高性能、低功耗(HPL)28nm高介电层/金属闸(HKMG)工艺技术，将系统性能推到前所未有的新高度，I/O带宽高达2.4Tb/s，逻辑单元多达200万个，DSP性能达到4.7TMACS，且功耗相对前代器件而言降低了50％，成为了取代ASSP和ASIC的完全可编程解决方案。本系统采用Xilinx公司KintexTM-7系列FPGA芯片XC7K325T，主要完成高速实时处理功能。封装选择的是FFG900。

其中存储器14选用的是DDR3，DDR3选用的是Hynix的256M*16bit芯片，4片组成256M*64bit，一共2G字节的存储空间。DDR3控制器由FPGA逻辑完成，控制器使用K7FPGA的高性能BANK，可以实现800MHz时钟的速度。整个DDR3存储的理论带宽达到12.8GB/S(800MHz*2*8B)的吞吐速率。

闪存器13选用Flash芯片，是Micron的1Gbit NORFlash，总线宽度16bit，支持同步访问，可以实现与FPGA的高速数据传输，主要用于FPGA的配置数据存放，也可以存放用户数据。

部件互联桥接芯片12采用PCI桥接方式其型号为PCI9056的桥接芯片。该芯片可以实现PCI总线到局部总线的协议转换，完成给FPGA扩展PCI接口的功能。PCI端支持32位数据宽度、支持33MHz或者66MHz的PCI总线，理论带宽为66M*32bit＝266MB/S，可以实现最高166兆字节每秒的数据传输。

物理层芯片采用网络PHY芯片其型号为88E1116R，该器件是千兆网的物理层器件，与FPGA内的MAC连接是RGMII接口，对外支持1000BASE-T的以太网。对外接口支持10/100/1000BASE-T三种速率，兼容802.3。

其中该总控制单元的电源的供电选用的是Linear的微模块电源LTM4620A。该模块为双路输出，每路支持最大13A的电流输出。系统使用两个该电源模块， 为FPGA，DDR3，PCI桥接，光纤模块等进行供电。

第一接口板对外的千兆网接口有光纤千兆网和双绞线千兆网接口，光纤千兆网接口选用了两款比较通用千兆网模块，为finisar的FTLF8524P2系列和FTLF1424P2系列。FTLF8524P2系列为850mm波长多模光模块，可支持1.063/2.125/4.25Gb/S Fiber Channel协议，也可以支持1.25G的1000Base-X以太网协议；FTLF8524P2系列为1310mm波长单模光模块，可支持1.063/2.125/4.25Gb/S Fiber Channel协议，也可以支持1.25G的1000Base-X以太网协议。

FPGA内总体逻辑连接关系如图2所示，主要用以实现802.3协议和SNP协议的数据交换与控制。802.3协议接口管理负责802.3协议的数据收发，SNP协议接口管理负责SNP协议的数据收发；中间的数据交换管理模块负责将两边的协议数据进行格式转换，根据管理端口的配置的交换路径进行数据交换；数据缓冲管理模块对网络数据进行缓冲，实现网络出错重发功能。

(1)光纤802.3协议接口模块

光纤802.3协议接口模块由FPGA实现，内幕逻辑实现MAC，高速收发器实现PHY，外部链接光纤模块实现1000BASE-X数据互联，结构如图3所示。数据流程是光纤模块实现光电转换，将1.5Gbps的串行信号送给FPGA内的高速收发器模块；高速收发器模块实现PHY的功能，将1.5Gbps的串行信号进行解串等处理，通过内部GMII接口与MAC相连；MAC通过GMII接口接PHY的数据，进行处理，以FIFO接口形式输出接收到的数据，同时支持反向通信。

(2)RJ45的802.3协议接口模块

RJ45的802.3协议接口模块由FPGA实现，内幕逻辑实现MAC，PHY使用外部芯片实现，通过变压器和RJ45接口实现10/100/1000BASE-T的数据互联，结构如图4所示。数据流程是电信号通过变压器隔离转换，将四组差分信号送给外部的PHY芯片，PHY芯片对差分信号进行接收和处理，通过RGMII接口与FPGA的MAC相连；FPGA内的MAC通过RGMII接口接PHY的数据，进行处理，以FIFO接口形式输出接收到的数据；同样支持反向通信。

(3)SNP协议接口模块

SNP协议的底层处理与光纤接口的802.3协议相同。SNP协议接口模块由FPGA实现，内幕逻辑实现SNP主导头，高速收发器实现PHY，外部链接光纤模块实现1000BASE-X数据互联，结构如图5所示。

(4)Wifi的802.11协议接口模块

WiFi接口由外部的Wifi模块实现协议部分，通过SPI口与FPGA内的处理器相连，由处理器完成部分协议和数据处理工作，并通过FIFO将数据送至交换模块，如图6所示。

(5)DDR存储控制管理

DDR存储部分实现对网络数据缓存，用与数据的出错重发，每一个发送通道都有固定的缓冲区，所有的数据包按照FIFO的方式存放，按顺序进行发送，确认发送成功后，发送下一数据包。

(6)数据交换管理

数据交换管理部分包括数据交换路径控制和数据格式转换。数据交换路径控制，由处理器通过串口接收控制信息，确定数据交换路径，通过内部逻辑实现数据交换。协议转换模块只在SNP协议的接口处出现，在收到或者发送SNP协议数据包时，进行协议转换。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。