本实用新型涉及一种基于国产FPGA芯片的LED接收卡硬件电路平台，属于电路设计的技术领域。
背景技术：
LED屏是一种用发光二极管按顺序排列而制成的新型成像电子设备。由于其亮度高、可视角度广、寿命长等特点，正被广泛应用于户外广告屏等产品中。
LED同步接收卡功能是将发送卡、电脑等送来的视频信号，进行行列处理，并送到LED显示屏，实现LED屏正常工作。
LED同步接收卡目前市场采用千兆以太网+FPGA+SDR SDRAM架构，由于外挂SDRAM存储器需要占用大量的I/O资源，FPGA芯片多采用BGA封装，增加了电路复杂性和制作成本。基于以上产品情况，本实用新型提出了一种基于高云半导体内嵌SDR SDRAM的GW2AR-18LV6LQ144C FPGA芯片的LED同步接收卡电路平台。该电路平台FPGA内部集成SDR SDRAM，且RJ45接口内嵌千兆变压器，使得整个电路硬件平台集成度高、工作性能好；同时，FPGA采用LQFP144封装形式，使得该电路硬件平台成本进一步降低，提高了产品的市场竞争力。
技术实现要素：
针对现有技术的不足，本实用新型提出一种基于国产FPGA芯片的LED接收卡硬件电路平台。本实用新型具有集成度高、性能好、成本低等优点。
本实用新型的技术方案如下：
一种基于国产FPGA芯片的LED接收卡硬件电路平台，包括FPGA芯片、分别与所述FPGA芯片相连的DC/DC电源变换电路、下载电路、以太网接口电路、LED接口电路、晶振电路和复位电路。
根据本实用新型优选的，所述FPGA芯片为高云半导体GW2AR系列LQFP144封装的GW2AR-18LV6LQ144C产品。本新型所采用的国产FPGA芯片采用LQFP144封装形式，使得该电路硬件平台成本进一步降低，提高了产品的市场竞争力。该FPGA芯片是高云半导体晨熙家族第一代产品，内部资源丰富，具有高性能的DSP资源，PLL资源、高速LVDS接口以及丰富的BSRAM存储器资源，I/O支持IDDR、IDES4/8/10、ODDR、OSER4/8/10、IVideo和Ovideo等多种接口标准，在高速低成本的应用场合中得到广泛应用。GW2AR-18LV6LQ144C芯片主要实现与以太网接口的数据交互、视频数据处理、SDR SDRAM数据读写，该款FPGA芯片从功能和性能上都很好地满足LED接收卡硬件电路平台的设计要求。
根据本实用新型优选的，所述DC/DC电源变换电路包括第一DC/DC线性变换电源芯片和第二DC/DC线性变换电源芯片，所述第一DC/DC线性变换电源芯片实现从DC5P0到DC3P3变换，所述第二DC/DC线性变换电源芯片实现从DC3P3到DC1P0变换。本实用新型采用两片DC/DC线性变换电源芯片，具有极低的电源噪声，为LED接收卡其他电路提供良好的电源信号。
根据本实用新型优选的，所述下载电路包括JTAG接口电路和外部Flash电路，所述JTAG接口电路用于：实现PC机对FPGA芯片的SRAM编程；实现对外部Flash编程；所述外部Flash电路用于储存程序代码。
根据本实用新型优选的，所述以太网接口电路包括两路独立的千兆以太网接口电路：所述千兆以太网接口电路包括集成变压器的RJ45接口、以太网PHY芯片、25MHz晶体。该设计实现了FPGA与上层管理间的以太网数据通信。
根据本实用新型优选的，所述LED接口电路包括74HC245芯片和50PIN双列排针。此设计可支持24路RGB信号输出。
根据本实用新型优选的，所述晶振电路为FPGA芯片提供50MHz时钟信号。
根据本实用新型优选的，所述复位电路为FPGA芯片、以太网PHY芯片提供复位信号。
根据本实用新型优选的，在所述LED接收卡硬件电路平台上所有单端信号均为50欧姆阻抗，以太网接口的差分信号为100欧姆阻抗。
本实用新型的技术优势在于：
本实用新型采用高云半导体内嵌SDR SDRAM的GW2AR-18LV6LQ144C FPGA芯片，该芯片内部资源和接口资源丰富，具有高速低成本特点；该款FPGA内部集成SDR SDRAM，再加上内嵌千兆变压器的RJ45接口，使得整个电路硬件平台集成度高、工作性能好；同时，所述FPGA芯片采用LQFP144封装形式，使得该电路硬件平台成本进一步降低，提高了产品的市场竞争力。
附图说明
图1是本实用新型所述LED接收卡硬件电路平台的结构示意图。
具体实施方式
下面结合实施例和说明书附图对本实用新型做详细的说明，但不限于此。
实施例1、
一种基于国产FPGA芯片的LED接收卡硬件电路平台，包括FPGA芯片、分别与所述FPGA芯片相连的DC/DC电源变换电路、下载电路、以太网接口电路、LED接口电路、晶振电路和复位电路。
所述FPGA芯片为高云半导体GW2AR系列LQFP144封装的GW2AR-18LV6LQ144C产品。
实施例2、
如实施例1所述的一种基于国产FPGA芯片的LED接收卡硬件电路平台，其区别在于，所述DC/DC电源变换电路包括第一DC/DC线性变换电源芯片和第二DC/DC线性变换电源芯片，所述第一DC/DC线性变换电源芯片实现从DC5P0到DC3P3变换，所述第二DC/DC线性变换电源芯片实现从DC3P3到DC1P0变换。本实用新型采用两片DC/DC线性变换电源芯片，具有极低的电源噪声，为LED接收卡其他电路提供良好的电源信号。
在图1中，DC电源输入插座，型号PJ-002AH；所述第一DC/DC线性变换电源芯片和第二DC/DC线性变换电源芯片型号均为TPS74801RGWR。
所述DC/DC电源变换电路包括TPS74801RGWR芯片、滤波电容、匹配电阻及磁珠。通过匹配电阻分别产生DC3P3和DC1P0电压，为FPGA芯片及其它IC芯片提供电源。通过放置必要的电容和磁珠有效地对电源进行滤波，为了减少电源电路部分对其它电路的干扰，电源芯片区域进行铺地，并保证其与地层的良好连通性。
实施例3、
如实施例1所述的一种基于国产FPGA芯片的LED接收卡硬件电路平台，其区别在于，所述下载电路包括JTAG接口电路和外部Flash电路，所述JTAG接口电路用于：实现PC机对FPGA芯片的SRAM编程；实现对外部Flash编程；所述外部Flash电路用于储存程序代码。JTAG接口电路，型号为901310125；外部Flash电路，型号为W25Q64FVSSIG。
实施例4、
如实施例1所述的一种基于国产FPGA芯片的LED接收卡硬件电路平台，其区别在于，所述以太网接口电路包括两路独立的千兆以太网接口电路：所述千兆以太网接口电路包括集成变压器的RJ45接口、以太网PHY芯片、25MHz晶体。该设计实现了FPGA与上层管理见的以太网数据通信。RJ45接口的型号为HR901130A；以太网PHY的型号为B50610C1KML。
以太网接口电路实现了FPGA芯片与上层管理间的以太网数据通信。RJ45接口与以太网PHY芯片间的差分线要做到100欧姆阻抗匹配及差分对走线等长，同时以太网PHY芯片与FPGA芯片间的RGMII接口信号走线要做到50欧姆阻抗匹配。
实施例5、
如实施例1所述的一种基于国产FPGA芯片的LED接收卡硬件电路平台，其区别在于，所述LED接口电路包括74HC245芯片和50PIN双列排针。此设计可支持24路RGB信号输出。LED接口信号走线尽量等长。LED接口信号包括控制信号CLK、LAT、OE，扫描信号A、B、C、D，数据信号R、G、B。
所述晶振电路为FPGA芯片提供时钟信号。晶振电路时钟频率为50MHz，晶振芯片的第三脚连接到FPGA芯片的PLL时钟专用引脚，为FPGA芯片内部逻辑提供时钟源。
所述复位电路为FPGA芯片、以太网PHY芯片提供复位信号。
在所述LED接收卡硬件电路平台上所有单端信号均为50欧姆阻抗，以太网接口的差分信号为100欧姆阻抗。
所述50MHz晶振芯片，型号为SMA-050000-5BL0TJ；所述复位芯片，型号为ADM811ZARTZ；所述LED接口电路，型号为74HC245PW；50PIN双列排针，型号为901310145。