光传输系统和光传输系统中的站侧设备的制作方法

本发明涉及光传输系统和光传输系统中的站侧设备(olt：光线路终端)，该光传输系统在主机设备和经由光传输信道(pon：无源光网络)连接的多个用户侧设备之间传送帧，并且更具体地，涉及能够与多个onu和光传输系统有效通信的olt。

背景技术：

图27示出这种光传输系统(pon系统)的示例。在图27中，附图标记401表示olt(站侧设备)；402表示分光器；403表示onu(用户侧设备)；404表示外部网络(主机设备)；405表示在每个onu403和分光器402之间放置的光纤；406表示在分光器402和olt401之间放置的光纤；以及407表示在olt401和onu403之间的光传输信道(pon部)。olt401在外部网络404与经由分光器402连接的多个(m个)onu403之间传送帧。

在该pon系统中，作为光信号从多个onu403传输的上行(upstream)帧被分光器402汇集(bundle)，并且然后被传送到olt401。olt401控制从多个onu403传输的上行帧的传输定时，所以从onu403传输的上行帧不会在光纤406上彼此冲突，并且执行将上行帧从onu403向外部网络404传送的处理和将下行(downstream)帧从外部网络404向每个onu403传送的处理。

图28示出olt401的示例。olt401包括光收发机408、帧再现电路409和pon控制电路410。光收发机408执行下行帧到每个onu403的电光转换，以及来自每个onu403的上行帧的光电转换。帧再现电路409执行用于从电信号再现帧的处理，如fec(前向纠错)和加密。应注意，光收发机408的输入/输出部分被称为pon端口(通信端口)。图28中所示的olt401是具有1-pon端口布置的olt。

图29示出pon控制电路410的示例。pon控制电路410包括数据帧处理电路411和控制帧处理电路412。数据帧处理电路411处理onu403和外部网络404之间的数据帧。控制帧处理电路412处理onu403和olt401之间的控制帧。来自onu403中的每一个onu403的上行帧包括上行数据帧和上行控制帧，并且来自外部网络404的下行帧包括下行数据帧。

数据帧处理电路411执行缓冲处理、桥接处理等。控制帧处理电路412通过执行用于建立/管理与每个onu403的链路的处理和用于控制上行帧的传输定时的dba(动态带宽分配)处理来生成下行控制帧，并且向每个onu403传输生成的下行控制帧。也就是说，当数据帧被向上行和下行传送时，控制帧在控制帧处理电路412中被转回，并被传输回每个onu403。

在该pon系统中，为了降低pon系统的总成本，提出了其中一个olt容纳多个pon端口的系统(多端口pon系统)(例如参见非专利文献1)。在该多端口pon系统中，可以增加针对一个olt所容纳的onu的数量，从而降低一个onu的系统成本。

图30示出相关多端口pon系统中的olt的示例。该多端口pon系统中的olt401具有n个(n是2或以上的整数)pon端口，并且包括在数量上与pon端口相等的n个光收发机408(408-1至408-n)、n个帧再现电路409(409-1至409-n)，以及n个pon控制电路410(410-1至410-n)。

该多端口pon系统中的olt401可以针对一个pon端口容纳m个onu403，并且最多容纳(n×m)个onu403。每个pon控制电路410中的控制帧处理电路412具有能够根据m个onu403的数量或者作为标识符指派给m个onu403的逻辑id(llid)的数量来执行链路建立/管理处理和dba处理的资源(硬件资源、cpu处理能力)。基于pon控制电路410的资源(处理能力)确定针对一个pon端口所容纳的onu的最大数量(m)。

应注意，在图28至图30中，附图标记413表示上行数据帧；414表示下行数据帧；415表示上行控制帧；以及416表示下行控制帧。

然而，在实际的多端口pon系统中，要容纳的onu的数量或每个pon端口的llid的数量几乎不能达到该数量的限制值(m)。因此，存在未使用的资源，从而劣化了pon控制电路的使用效率。另外，使用低使用效率的pon控制电路在电力方面是浪费的。

相关技术文献

非专利文献

非专利文献1：“cs8124quad10geponolt”，[在线]，[2016年7月4日检索]，因特网<url：http：//www.cortina-access.com/pon-fttx/item/1001-cs8124>

技术实现要素：

本发明要解决的问题

本发明是为了解决上述问题而做出的，并且其目的在于提供一种光传输系统和该光传输系统中的站侧设备，该光传输系统能够通过提高pon控制电路的使用效率来消除电力的浪费，并且使得不必使用pon控制电路。

解决问题的手段

为了实现本发明的上述目的，提供了一种光传输系统中的站侧设备，其包括：多个光收发机，每个光收发机被配置为将包括上行控制帧的上行帧转换为电信号，该上行帧作为光信号从经由光传输信道连接的多个用户侧设备发送；多个帧再现电路，每个帧再现电路被配置为再现由多个光收发机转换为电信号的上行帧；多个控制帧处理电路，每个控制帧处理电路被配置为针对由多个帧再现电路再现的上行帧中包括的上行控制帧执行预定处理；上行分配电路，被配置为基于添加到帧的信息，将来自多个用户侧设备的上行帧中包括的上行控制帧中的每一个分配给多个控制帧处理电路中的预定控制帧处理电路；以及下行分配电路，被配置为将从已经分配有上行控制帧的控制帧处理电路输出的下行控制帧中的每一个分配给多个帧再现电路中的预定帧再现电路。

本发明的效果

根据本发明，站侧设备设置有上行分配电路，用于将来自多个用户侧设备的上行帧中包括的上行控制帧中的每一个基于添加到帧的信息分配给预定控制帧处理电路；以及下行分配电路，用于将从已经分配有上行控制帧的控制帧处理电路输出的下行控制帧中的每一个分配给预定帧再现电路。因此，上行控制帧被分配给具有足够处理能力的pon控制电路，以提高pon控制电路的使用效率，并获得不需要使用的pon控制电路，从而可以消除电力浪费。

附图说明

图1是示出根据本发明第一和第二实施例的光传输系统中的站侧设备(olt)的基本布置的框图；

图2是示出根据第一和第二实施例的使用olt的光传输系统(多端口pon系统)的示例的框图；

图3是示出根据第一实施例的olt中的上行分配电路的示例的电路图；

图4是示出根据第一实施例和第二实施例的olt中的下行分配电路的示例的电路图；

图5是用于说明根据第一实施例的olt的操作的示例的框图；

图6是示出根据第二实施例的olt中的上行分配电路的示例的电路图；

图7是用于说明根据第二实施例的olt的操作的示例的框图；

图8是示出根据本发明的第三实施例的光传输系统中的站侧设备(olt)的基本布置的框图；

图9是示出根据第三实施例的olt中的上行分配电路的上行控制帧处理相关的组件示例的框图；

图10是示出根据第三实施例的olt中的上行分配电路的上行数据帧处理的组件示例的框图；

图11是示出根据第三实施例的olt中的下行分配电路的下行控制帧处理相关的组件示例的框图；

图12是示出根据第三实施例的olt中的下行分配电路的下行数据帧处理相关的组件示例的框图；

图13是用于说明根据第三实施例的olt的操作的示例的框图；

图14是用于说明根据第三实施例的olt中的下行分配电路的下行数据帧处理相关的操作的示例的框图；

图15是示出根据本发明第四实施例的光传输系统中的站侧设备(olt)的基本布置的框图；

图16是示出根据第四实施例的olt中的上行分配电路#2的上行控制帧处理相关的组件示例的框图；

图17是示出根据第四实施例的olt中的上行分配电路#1的上行控制帧处理相关的组件示例的框图；

图18是示出根据第四实施例的olt中的上行分配电路#1的上行数据帧处理相关的组件示例的框图；

图19是示出根据第四实施例的olt中的下行分配电路#2的下行控制帧处理相关的组件示例的框图；

图20是示出根据第四实施例的olt中的下行分配电路#2的下行数据帧处理相关的组件示例的框图；

图21是示出根据第四实施例的olt中的下行分配电路#1的下行帧处理相关的组件示例的框图；

图22是用于说明根据第四实施例的olt的操作的示例的框图；

图23是用于说明根据第四实施例的olt中的下行分配电路#2的下行数据帧处理相关的操作的示例的框图；

图24是例示指示分配目的地的pon端口号与pon控制电路号的关系的表的表；

图25是例示其中写入分配目的地的帧再现电路号的表的表；

图26是例示指示分配目的地的llid与pon控制电路号之间的关系的表的表；

图27是示出光传输系统(1-端口pon系统)的示例的视图；

图28是示出1-端口pon系统中的olt的示例的框图；

图29是示出pon控制电路的示例的框图；以及

图30是示出相关多端口pon系统中的olt的示例的框图。

具体实施方式

下面将参考附图详细描述本发明的实施例。以下将例示四个实施例(第一、第二、第三和第四实施例)，以说明根据本发明的光传输系统中的站侧设备(olt)。应注意，第一和第二实施例具有相同的基本布置。

图1示出根据第一和第二实施例的olt的基本布置。根据第一和第二实施例的olt1具有n个(n是2或以上的整数)pon端口，并且包括在数量上等于pon端口的n个光收发机11(11-1至11-n)、n个帧再现电路12(12-1至12-n)、n个pon控制电路13(13-1至13-n)、上行分配电路14和下行分配电路15。

应注意，在使用olt1的光传输系统100中，如图2中所示，多个onu3经由多个分光器2(2-1至2-n)连接到olt1，在多个onu3和多个分光器2(2-1至2-n)之间放置光纤5，并且在多个分光器2(2-1至2-n)和olt1之间放置光纤6。附图标记7表示在olt1和onu3之间的光传输信道(pon部)。olt1在外部网络(主机设备)4和经由多个分光器2连接的多个onu3之间传送帧。

在olt1中，每个光收发机11对去往每个onu3的下行帧执行电光转换，以及对来自每个onu3的上行帧执行光电转换。每个帧再现电路12执行用于再现来自电信号的帧的处理，诸如fec(前向纠错)和加密。每个pon控制电路13处理在onu3和外部网络4之间的数据帧，并处理在onu3和olt1之间的控制帧。来自每个onu3的上行帧包括上行数据帧和上行控制帧，并且来自外部网络4的下行帧包括下行数据帧。

应注意，图1仅示出与控制帧处理相关的组件，并且没有示出与数据帧处理相关的组件。即，仅处理onu3和olt1之间的控制帧的组件。因此，作为pon控制电路13(13-1至13-n)中的处理电路，仅示出在onu3和olt1之间处理控制帧的控制帧处理电路131(131-1至131-n)。

当与图30中所示的示例相比时，olt1具有设置了上行分配电路14和下行分配电路15的特征。第一和第二实施例的olt1之间的区别在于上行分配电路14的布置。根据第一实施例的olt1在下文中将被称为olt1a，并且根据第二实施例的olt1在下文中将被称为olt1b。此外，根据第一实施例的olt1a中的上行分配电路14在下文中将称为上行分配电路14a，并且根据第二实施例的olt1b中的上行分配电路14在下文中将称为上行分配电路14b。

[第一实施例]

在根据第一实施例的olt1a中，上行分配电路14a接收经由帧再现电路12-1至12-n输入的、通过汇集来自所有onu3的上行帧(上行控制帧+上行数据帧)所获得的叠加帧101，并且基于添加到帧的pon端口号，将汇集在叠加帧101中的每个上行控制帧102分配给预定pon控制电路13。

pon端口号具有针对每个onu预定的1至n的值，并且可以通过替换该帧中的onu的单独的标识号等来生成。下行分配电路15将从已经分配有上行控制帧102的pon控制电路13输出的下行控制帧103分配给预设的预定帧再现电路12。

图3示出上行分配电路14a的示例。上行分配电路14a包括在数量上等于pon端口的n个上行控制帧分配电路140(140-1至140-n)。每个上行控制帧分配电路140(140-1至140-n)包括端口确定电路141(141-1至141-n)和输出目的地切换电路142(142-1至142-n)。端口确定电路141-1至141-n对应于输出目的地切换电路142-1至142-n而设置。

一旦经由每个帧再现电路12(12-1至12-n)接收到叠加帧101，则对应的端口确定电路141(141-1至141-n)提取存储在汇集在叠加帧101中的每个上行控制帧102的前导码区域等中的pon端口号区域，确定写入pon端口号区域中的pon端口号，并且针对对应的输出目的地切换电路142(142-1至142-n)，将与确定的pon端口号对应的pon控制电路号指定为上行控制帧102的分配目的地。

每个端口确定电路141(141-1至141-n)包括存储器m1(m11至m1n)，并且与确定的pon端口号对应的分配目的地的pon控制电路号写入存储器m1(m11至m1n)中。例如，如图24的示例中所示，存储指示pon端口号和分配目的地的pon控制电路号之间的关系的表tb1。

每个输出目的地切换电路142(142-1至142-n)从对应的端口目的地电路141(141-1至141-n)接收对分配目的地的指定，并向指定的pon控制电路13输出上行控制帧102，该上行控制帧102已经经历端口确定处理并且从对应的端口确定电路141(141-1至141-n)发送。该布置可以将添加了相同pon端口号的上行控制帧102输出到相同的pon控制电路13。

图4示出下行分配电路15的示例。下行分配电路15包括在数量上与pon端口相等的n个下行控制帧分配电路150(150-1至150-n)。每个下行控制帧分配电路150(150-1至150-n)包括输出目的地切换电路151(151-1至151-n)和分配目的地指定电路152(152-1至152-n)。分配目的地指定电路152-1至152-n对应于输出目的地切换电路151-1至151-n而设置。

每个输出目的地切换电路151(151-1至151-n)将来自对应的pon控制电路13(13-1至13-n)的下行控制帧103输出到由对应的分配目的地指定电路152(152-1至152-n)指定的预设帧再现电路12。每个分配目的地指定电路152(152-1至152-n)包括存储器m2(m21至m2n)，并且将分配目的地的帧再现电路号写入存储器m2(m21至m2n)中。例如，如图25中所示，存储写入分配目的地的帧再现电路号的表tb2。该布置可以将来自相同pon控制电路13的所有下行控制帧103输出到相同的帧再现电路12。

下面参考图5描述根据第一实施例的olt1a的操作的示例。作为实际示例，假设其中针对一个pon端口所容纳的onu的最大数量是32的4-pon端口olt。也就是说，一个pon控制电路13具有与32个onu3对应的处理能力，并且olt1a最多可以容纳128个onu3。olt1a的pon端口#1至#4分别连接到20个onu3、18个onu3、15个onu3和10个onu3。还假设通过将onu指派给pon端口#1来执行系统操作，并且来自所有onu3的上行帧在光信号级处被汇集为一个叠加帧101，并且经由光收发机11-1和帧再现电路12-1输入上行分配电路14a。

在上行分配电路14a(见图3)中，一旦经由帧再现电路12-1(帧再现电路#1)接收到叠加帧101，端口确定电路141-1确定被添加到汇集到叠加帧101中的每个上行控制帧102的pon端口号，并且针对输出目的地切换电路142-1，指定与确定的pon端口号对应的pon控制电路号作为上行控制帧102的分配目的地。

假设将与pon端口号对应的分配目的地的pon控制电路号写入到端口确定电路141-1的存储器m1(m11)中，以便如果上行控制帧被确定为添加有pon端口#1的号的上行控制帧，则将该上行控制帧输出到pon控制电路13-1(pon控制电路#1)，如果上行控制帧被确定为添加有pon端口#2的号的上行控制帧，则输出到pon控制电路13-2(pon控制电路#2)，并且如果上行控制帧被确定为添加有pon端口#3的号或者添加有pon端口#4的号，则输出到pon控制电路13-3(pon控制电路#3)。

在这种情况下，端口确定电路141-1将来自连接到pon端口#1的20个onu3的上行控制帧102分配给pon控制电路13-1(pon控制电路#1)，将来自与pon端口#2连接的18个onu3的上行控制帧102分配给pon控制电路13-2(pon控制电路#2)，并将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行控制帧102分配给pon控制电路13-3(pon控制电路#3)。

通过该处理，pon控制电路13-1(pon控制电路#1)处理与20个onu对应的上行控制帧102，pon控制电路13-2(pon控制电路#2)处理与18个onu对应的上行控制帧102，并且pon控制电路13-3(pon控制电路#3)处理与25(＝15+10)个onu对应的上行控制帧102。pon控制电路13-1至13-3将处理后的下行控制帧103输出到下行分配电路15。

在下行分配电路15(参见图4)中，来自pon控制电路13-1至13-3的下行控制帧103分别输入到输出目的地切换电路151-1至151-3。输出目的地切换电路151-1至151-3将来自pon控制电路13-1至13-3的下行控制帧103分别分配给由分配目的地指定电路152-1至152-3指定的预设帧再现电路12。

在该示例中，用作叠加帧101的输出源的帧再现电路12-1被设置为所有分配目的地指定电路152(152-1至152-n)的存储器m2(m21至m2n)中的分配目的地的帧再现电路12。这将输入到下行分配电路15的所有下行控制帧103输出到帧再现电路12-1(帧再现电路#1)。

在olt1a中，虽然针对一个pon端口所容纳的onu的数量为32，并且整个olt的容纳的onu的最大数量为128，但是总共容纳63个onu。然而，在该操作示例中，通过使用叠加帧101将onu指派给pon端口#1的操作虚拟地将用于一个pon端口的容纳onu的数量增加到63。这可预先使不使用的电路断电。

也就是说，如在该操作示例中那样，如果在光信号级处生成叠加帧101，则在olt1a中使用的电路是光收发机11-1、帧再现电路12-1、pon控制电路13-1至13-3、上行分配电路14a和下行分配电路15。其余电路(光收发机11-2至11-4、帧再现电路12-2至12-4和pon控制电路13-4)可以断电。

此外，通过将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行控制帧102分配给pon控制电路13-3以对它们进行处理，提高了pon控制电路13-3的使用效率。随着pon控制电路13-3的使用效率的提高，存在pon控制电路13-4作为不必要使用的pon控制电路。通过预先将pon控制电路13-4断电，可以消除电力浪费。

应注意，在该示例中，在光信号级处生成叠加帧101。然而，可以在将光信号转换为电信号之后生成叠加帧101。例如，如果光收发机11-1至11-4中的每一个将光信号转换为电信号以生成叠加帧101，则添加光收发机11-2至11-4作为在olt1a中使用的电路。在这种情况下，帧再现电路12-2至12-4和pon控制电路13-4作为其余电路可以断电。在任一种情况下，与图30中所示的示例相比，可以增加olt中可以断电的电路，从而降低olt的功耗。

此外，如果通过使用在光信号级处生成的叠加帧101将onu指派给一个pon端口来执行操作，则不需要为没有指派onu的pon端口放置光纤。因此，通过消除不必要的光纤也可以抑制设备成本。

应注意，在该示例中，分配目的地的帧再现电路12被预设在下行分配电路15的分配目的地指定电路152(152-1至152-n)中。然而，本发明不限于此。例如，与上行分配电路14a类似，可以采用设置端口确定电路以便基于添加到每个下行控制帧103的pon端口号来指定分配目的地的帧再现电路12的布置。这同样适用于第二实施例(将在后面描述)。

在上述操作示例中，已经说明了通过将onu指派给一个pon端口(pon端口#1)来执行操作的系统形式。然而，本发明不限于此。例如，onu可以指派给两个pon端口。如果onu被指派给两个pon端口，则通过将来自所有onu3的上行帧分割并汇集成两组所获得的两个叠加帧经由两个帧再现电路12输入到上行分配电路14a，并且基于添加到上行帧的pon端口号，将汇集在两个叠加帧中的每个上行控制帧分配给预定pon控制电路13。系统设计者可以任意地决定onu指派到的特定pon端口和与每个叠加帧要输出到的帧再现电路12对应的特定pon端口。这同样适用于第二实施例。

上面的操作示例已经使用实际的数值进行了说明。操作示例中的数值仅仅是示例，并且当然也可以使用其它值。这同样适用于第二实施例。

[第二实施例]

接下来将描述根据第二实施例的olt1b。根据第一实施例的olt1a具有这样的布置，其中基于pon端口号分配上行控制帧102，并且添加有相同pon端口号的所有上行控制帧102由相同的pon控制电路13处理。因此如果添加有相同pon端口号的上行控制帧102的数量接近pon控制电路13的处理能力，则相同的pon控制电路13难以处理具有另一pon端口号的上行控制帧102，并且pon控制电路13的使用效率降低。

在根据第二实施例的olt1b中，具有针对每个llid确定上行控制帧102的分配目的地的布置的上行分配电路14b用作上行分配电路14。添加有相同pon端口号的上行控制帧102可以通过不同的pon控制电路13处理，从而提高每个pon控制电路13的使用效率。结果，可以断电的pon控制电路13的数量增加，并且因此可以期望进一步降低olt的功耗。同样可以实施灵活的系统布置。

在根据第二实施例的olt1b中，下行分配电路15的布置与根据第一实施例的olt1a中的布置相同。与第一实施例的不同之处在于上行分配电路14的布置。图6示出根据第二实施例的olt1b中使用的上行分配电路14b的示例。与根据第一实施例的olt1a中使用的上行分配电路14a(图3)的不同之处在于，代替端口确定电路141(141-1至141-n)，在数量上等于pon端口的n个llid确定电路143(143-1至143-n)分别设置在上行控制帧分配电路140(140-1至140-n)中。

一旦经由每个帧再现电路12(12-1至12-n)接收到叠加帧101，则对应的llid确定电路143(143-1至143-n)提取存储在汇集在叠加帧101中的每个上行控制帧102的前导码区域等中的llid区域，确定被写入llid区域中的llid，并且针对相应的输出目的地切换电路142(142-1至142-n)，指定与确定的llid对应的pon控制电路号作为上行控制帧102的分配目的地。

每个llid确定电路143(143-1至143-n)包括存储器m3(m31至m3n)，并且与确定的llid对应的分配目的地的pon控制电路号被写入存储器m3(m31至m3n)中。例如，如图26中所示，存储指示分配目的地的llid和pon控制电路号之间的关系的表tb3。

每个输出目的地切换电路142(142-1至142-n)从对应的llid确定电路143(143-1至143-n)接收分配目的地的目的地，并将上行控制帧102输出到指定的pon控制电路13，该上行控制帧102已经经历了llid确定处理并且从对应的llid确定电路143(143-1至143-n)发送。该布置可将任意上行控制帧102分配给任意pon控制电路13。也就是说，可以甚至将添加有相同pon端口号的上行控制帧102分配给不同的pon控制电路13。

接下来将参考图7描述根据第二实施例的olt1b的操作的示例。应注意，假设的条件与根据参照图5描述的第一实施例的olt1a的操作示例的条件相同。也就是说，每个pon控制电路13具有相当于32个onu3的处理能力，并且olt1b最多可容纳128个onu3。假设olt1b的pon端口#1至#4分别连接到20个onu3、18个onu3、15个onu3和10个onu3。还假设通过将onu指派给pon端口#1来执行系统操作，并且来自所有onu3的上行帧在光信号级处被汇集为一个叠加帧101，并且经由光收发机11-1和帧再现电路12-1输入到上行分配电路14b。应注意，跨pon端口指派llid＝1至63。

在上行分配电路14b(参见图6)中，一旦经由帧再现电路12-1(帧再现电路#1)接收到叠加帧101，则llid确定电路143-1确定被添加到汇集在叠加帧101中的每个上行控制帧102的llid，并且针对输出目的地切换电路142-1，指定与确定的llid对应的pon控制电路号作为上行控制帧102的分配目的地。

假设与llid对应的分配目的地的pon控制电路号被写入llid确定电路143-1的存储器m3(m31)中，从而如果上行控制帧被确定为添加有1至32(连接到pon端口#1的onu3和连接到pon端口#2的一些onu3)的llid的上行控制帧，则将该上行控制帧输出到pon控制电路13-1(pon控制电路#1)，并且如果上行控制帧被确定为添加有33至63(连接到pon端口#2的onu3中的一些和连接到pon端口#3和#4的onu3)的llid的上行控制帧，则将该上行控制帧输出到pon控制电路13-2(pon控制电路#2)。

在这种情况下，llid确定电路143-1将来自连接到pon端口#1的20个onu3的上行控制帧102和来自连接到pon端口#2的12个onu3的上行控制帧102分配给pon控制电路13-1(pon控制电路#1)，并且将来自连接到pon端口#2的其余6个onu3的上行控制帧102、来自连接到pon端口#3的15个onu3的上行控制帧102以及来自连接到pon端口#4的10个onu3的上行控制帧102分配给pon控制电路13-2(pon控制电路#2)。

pon控制电路13-1(pon控制电路#1)处理与32个llid对应的上行控制帧102，并且pon控制电路13-2(pon控制电路#2)处理与31个llid对应的上行控制帧102。pon控制电路13-1和13-2将处理后的下行控制帧103输出到下行分配电路15。

在下行分配电路15(参见图4)中，来自pon控制电路13-1和13-2的下行控制帧103分别被输入到输出目的地切换电路151-1和151-2。输出目的地切换电路151-1和151-2将来自pon控制电路13-1和13-2的下行控制帧103分别分配给由分配目的地指定电路152-1和152-2指定的预设帧再现电路12。

在该示例中，用作叠加帧101的输出源的帧再现电路12-1被设置为所有分配目的地指定电路152(152-1至152-n)的存储器m2(m21至m2n)中的分配目的地的帧再现电路12。这将输入到下行分配电路15的所有下行控制帧103输出到帧再现电路12-1(帧再现电路#1)。

同样在olt1b中，虽然针对一个pon端口所容纳的onu的数量是32，并且整个olt的所容纳的onu的最大数量是128，但是总共容纳了63个onu。然而，在该操作示例中，通过使用叠加帧101将onu指派给pon端口#1的操作虚拟地将针对一个pon端口所容纳的onu的数量增加到63。这可预先使未使用的电路断电。

也就是说，如在该操作示例中那样，如果在光信号级处生成叠加帧101，则在olt1b中使用的电路是光收发机11-1、帧再现电路12-1、pon控制电路13-1和13-2、上行分配电路14b和下行分配电路15。其余电路(光收发机11-2至11-4、帧再现电路12-2至12-4和pon控制电路13-3和13-4)可以断电。

此外，通过将来自连接到pon端口#1的20个onu3和连接到pon端口#2的12个onu3的上行控制帧102分配给pon控制电路13-1以对它们进行处理并将来自连接到pon端口#2的其余6个onu3、连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行控制帧102分配给pon控制电路13-2以对它们进行处理，提高了pon控制电路13-1和13-2的使用效率。随着pon控制电路13-1和13-2的使用效率的提高，存在pon控制电路13-3和13-4作为不必要使用的pon控制电路。通过预先将pon控制电路13-3和13-4断电，可以消除电力浪费。

也就是说，在根据第一实施例的操作示例(图5)中，只有pon控制电路13-4可以断电。相反，在根据第二实施例的操作示例(图7)中，pon控制电路13-1和13-2的使用效率的提高除了pon控制电路13-4之外，还可以使pon控制电路13-3断电，由此与根据第一实施例的olt1a相比，进一步消除了电力浪费。

应注意，在该示例中，在光信号级处生成叠加帧101。然而，如第一实施例中所述，可以在将光信号转换为电信号之后生成叠加帧101。例如，如果光收发机11-1至11-4中的每一个将光信号转换为电信号以生成叠加帧101，则添加光收发机11-2至11-4作为在olt1b中使用的电路。在这种情况下，帧再现电路12-2至12-4和pon控制电路13-3和13-4可以作为其余电路断电。

如果在光信号级处生成叠加帧101，则可以虚拟地增加针对一个pon端口所容纳的onu/llid的数量，直到光收发机11可处理的最大数量。另一方面，如果在电信号级处生成叠加帧101，则可以虚拟地增加针对一个pon端口所容纳的onu/llid的数量，直到在一个olt中确定的最大数量(n×m)(n：pon控制电路的数量，m：针对一个pon端口的onu或llid的数量)。

通过使用叠加帧101将onu分配给一个pon端口的操作能够灵活地构建光传输系统，而不考虑现有pon端口所容纳的onu的数量。作为将onu指派给一个或多个pon端口的结果，除了pon控制电路13之外，一些光收发机11和一些帧再现电路12也是不必要的。因此，可以通过预先将这些电路断电来减少整个olt的功耗。

如在第一实施例中所述的，如果通过使用在光信号级处生成的叠加帧101将onu指派给一个pon端口来执行操作，则不需要为没有指派有onu的pon端口放置光纤。因此，通过消除不必要的光纤也可以抑制设备成本。

在该示例中，跨pon端口指派llid。然而，本发明不限于此。例如，可以为每个pon端口指派llid。在这种情况下，在上行分配电路14b中，在llid确定电路143(143-1至143-n)的前一级处设置端口确定电路，并且将每个上行控制帧102分配给与pon端口号和llid对应的输出目的地。

在该示例中，分配目的地的帧再现电路12预设在下行分配电路15的分配目的地指定电路152(152-1至152-n)中的每一个中。然而，本发明不限于此。例如，类似于上行分配电路14b，可以采用设置llid确定电路以基于添加到每个下行控制帧103的llid来指定分配目的地的帧再现电路12的布置。

[第三实施例]

图8示出根据第三实施例的olt1(1c)的基本布置。在根据第一和第二实施例的olt1(1a和1b)中，仅示出与控制帧处理相关的组件。然而，在根据第三实施例的olt1c中，还示出了与数据帧处理相关的组件。

应注意，在根据第三实施例的olt1c中，上行分配电路21对应于根据第一和第二实施例的上行分配电路14，并且下行分配电路22对应于下行分配电路15。控制帧处理电路23(23-1至23-n)对应于根据第一和第二实施例的pon控制电路13(13-1至13-n)中的控制帧处理电路131(131-1至131-n)。另外，外部网络4作为主机设备连接到olt1c。下文将外部网络4称为主机设备4。

在olt1c中，上行分配电路21接收经由帧再现电路12-1至12-n中的一个帧再现电路输入的、通过汇集来自所有onu3的上行帧(上行控制帧102+上行数据帧104)所获得的叠加帧(上行叠加帧)101，并且基于添加到帧的pon端口号，将汇集在上行叠加帧101中的上行帧中包括的上行控制帧102中的每一个分配给预定控制帧处理电路23。

pon端口号针对每个onu3具有预定值1至n，并且可以通过替换该帧中的onu3的单独的标识号等来生成。上行分配电路21将汇集在上行叠加帧101中的上行帧中包括的上行数据帧104输出到主机设备4。

下行分配电路22将从已经分配有上行控制帧102的控制帧处理电路23输出的下行控制帧103中的每一个分配给预设的预定帧再现电路12，并将下行控制帧103与从主机设备4输入的下行数据帧105一起作为叠加帧(下行叠加帧)106输出到帧再现电路12。

图9示出与上行分配电路21的上行控制帧处理相关的组件的示例。上行分配电路21包括在数量上等于pon端口的n个上行控制帧分配电路210(210-1至210-n)。每个上行控制帧分配电路210(210-1至210-n)包括分配确定电路211(211-1至211-n)和处理电路分配电路212(212-1至212-n)。分配确定电路211-1至211-n对应于处理电路分配电路212-1至212-n而设置。

一旦经由每个帧再现电路12(12-1至12-n)接收到上行叠加帧101，则对应的分配确定电路211(211-1至211-n)提取存储在汇集在上行叠加帧101中的每个上行控制帧102的前导码区域等中的标识符，并且针对对应的处理电路分配电路212(212-1至212-n)，将与标识符的值对应的控制帧处理电路号指定为上行控制帧102的分配目的地。每个分配确定电路211(211-1至211-n)包括存储器m4(m41至m4n)，并且与提取的标识符的值对应的分配目的地的控制帧处理电路号被写入存储器m4(m41至m4n)中。

应注意，以太网系统可以使用llid作为标识符。如果每个帧再现电路12(12-1至12-n)将llid转换成在olt1c中可用的id并将其存储在前导码区域等中，则可以将存储在前导码区域中的id用作标识符。在另一个pon系统中，如果用于标识onu3的id被添加至每个上行控制帧102，则该id可以被用作标识符。

每个处理电路分配电路212(212-1至212-n)从对应的分配确定电路211(211-1至211-n)接收对分配目的地的指定，并将上行控制帧102输出到指定的控制帧处理电路23，该上行控制帧102已经经历了分配目的地确定处理并从对应的分配确定电路211(211-1至211-n)发送。该布置可将任意上行控制帧102输出到任意控制帧处理电路23。

图10示出与上行分配电路21的上行数据帧处理相关的组件的示例。除了图9中所示的组件之外，上行分配电路21还包括上行数据帧处理电路213。一旦经由每个帧再现电路12(12-1至12-n)接收到上行叠加帧101，则上行数据帧处理电路213针对汇集在上行叠加帧101中的每个上行数据帧104执行缓冲处理、桥接处理等，并且将处理后的上行数据帧104输出到主机设备4。

图11示出与下行分配电路22的下行控制帧处理相关的组件的示例。下行分配电路22包括在数量上等于控制帧处理电路23的n个下行控制帧分配电路220(220-1至220-n)。每个下行控制帧分配电路220(220-1至220-n)包括输出目的地指定电路221(221-1至221-n)和输出目的地切换电路222(222-1至222-n)。输出目的地指定电路221-1至221-n对应于输出目的地切换电路222-1至222-n而设置。

每个输出目的地切换电路222(222-1至222-n)将来自对应的控制帧处理电路23(23-1至23-n)的下行控制帧103输出到由对应的输出目的地指定电路221(221-1至221-n)指定的预设帧再现电路12。每个输出目的地指定电路221(221-1至221-n)包括存储器m5(m51至m5n)，并且输出目的地的帧再现电路号被写入存储器m5(m51至m5n)中。该布置可以将来自相同控制帧处理电路23的所有下行控制帧103输出到相同的帧再现电路12。

图12示出与下行分配电路22的下行数据帧处理相关的组件的示例。除了图11中所示的组件之外，下行分配电路22还包括下行数据帧处理电路分配电路223、在数量上等于pon端口的n个下行数据帧处理电路224(224-1至224-n)，以及n个下行数据帧分配电路225(225-1至225-n)。下行数据帧处理电路分配电路223包括分配确定电路226和处理电路分配电路227。每个下行数据帧分配电路225(225-1至225-n)包括数据输出目的地指定电路228(228-1至228-n)和数据输出目的地切换电路229(229-1至229-n)。数据输出目的地指定电路228-1至228-n对应于数据输出目的地切换电路229-1至229-n而设置。

一旦从olt1c的主机设备4接收到下行数据帧105，则分配确定电路226提取存储在下行数据帧105的标签等中的标识符，并针对处理电路分配电路227，指定与标识符的值对应的下行数据帧处理电路号作为下行数据帧105的分配目的地。分配确定电路226包括存储器m6，并且与提取的标识符的值对应的分配目的地的下行数据帧处理电路号被写入存储器m6中。

应注意，标识符只需要是能够标识onu3或者连接到onu3的用户侧终端的信息。在以太网-pon系统中，被添加到下行数据帧105的vlan标签的vlan(虚拟局域网)-id或下行数据帧105的目的地mac地址可以用作标识符。如果olt1c的主机设备4在前导码区域等中存储用于标识onu3的id，则可以使用存储在前导码区域中的该id。同样在另一个pon系统中，如果用于标识onu3的id被添加到每个下行数据帧105，则该id可以被用作标识符。

处理电路分配电路227从分配确定电路226接收对分配目的地的指定，并将下行数据帧105输出到指定的下行数据帧处理电路224，该下行数据帧105已经经历了分配目的地确定处理并从分配确定电路226发送。该布置可以将任意下行数据帧105输出到任意下行数据帧处理电路224。

每个数据输出目的地切换电路229(229-1至229-n)将来自对应的下行数据帧处理电路224(224-1至224-n)的下行数据帧105输出到由对应的数据输出目的地指定电路228(228-1至228-n)指定的预设帧再现电路12。每个数据输出目的地指定电路228(228-1至228-n)包括存储器m7(m71至m7n)，并且输出目的地的帧再现电路号被写入存储器m7(m71至m7n)中。该布置可以将来自相同下行数据帧处理电路224的所有下行数据帧105输出到相同的帧再现电路12。

接下来将参考图13描述根据第一实施例的olt1c的操作的示例。作为实际示例，假设4-pon端口olt，其中针对一个pon端口所容纳的onu的最大数量为32。也就是说，每个控制帧处理电路23具有相当于32个onu3的处理能力，并且olt1c最多可以容纳128个onu3。olt1c的pon端口#1至#4分别连接到20个onu3、18个onu3、15个onu3和10个onu3。

来自连接到pon端口#1的onu3的上行控制帧添加有“1至20”作为llid，来自连接到pon端口#2的onu3的上行控制帧添加有“101至118”作为llid，来自连接到pon端口#3的onu3的上行控制帧添加有“201至215”作为llid，并且来自连接到pon端口#4的onu3的上行控制帧添加有“301到310”作为llid。

此外，假设连接到相应pon端口的onu3的光传输处理全部被指派给pon端口#1并被操作，来自所有onu3的上行帧在光信号级处被汇集为上行叠加帧101(上行控制帧102+上行数据帧104)，并且经由光收发机11-1和帧再现电路12-1输入上行分配电路21，并且去往所有onu3的下行帧(下行控制帧103+下行数据帧105)在从下行分配电路22输出的电信号级处汇集为下行叠加帧106，并且经由帧再现电路12-1和光收发机11-1输出到所有onu3。也就是说，在olt1c中，光收发机11的数量和用于再现由光收发机11转换为电信号的帧的帧再现电路12的数量是一。

在上行分配电路21(参见图9)中，一旦经由帧再现电路12-1接收到叠加帧101，则分配确定电路211-1确定从汇集在叠加帧101中的每个上行控制帧102的前导码区域中提取的llid，并且针对处理电路分配电路212-1，指定与llid的值对应的控制帧处理电路号作为上行控制帧102的分配目的地。

假设将与llid对应的分配目的地的控制帧处理电路号写入上行分配电路21的分配确定电路211-1的存储器m41中，以将具有llid“1至20”的上行控制帧102输出到控制帧处理电路23-1，将具有llid“101至118”的上行控制帧102输出到控制帧处理电路23-2，并且将具有llid“201至215”和“301至310”的上行控制帧102输出到控制帧处理电路23-3。

在这种情况下，分配确定电路211-1在所有onu3被指派给pon端口#1之前，将来自连接到pon端口#1的20个onu3的上行控制帧102分配给控制帧处理电路23-1。类似地，在所有onu3被指派给pon端口#1之前，将来自连接到pon端口#2的18个onu3的上行控制帧102分配给控制帧处理电路23-2。将在所有onu3分配给pon端口#1之前来自连接到pon端口#3的15个onu3和在所有onu3分配给pon端口#1之前来自连接到pon端口#4的10个onu3的上行控制帧102分配给控制帧处理电路23-3。

因此，控制帧处理电路23-1处理与20个onu对应的上行控制帧102，控制帧处理电路23-2处理与18个onu对应的上行控制帧102，并且控制帧处理电路23-3处理与25(＝15+10)个onu对应的上行控制帧102。控制帧处理电路23-1至23-3将处理后的下行控制帧103输出到下行分配电路22。

在下行分配电路22(参见图11)中，来自控制帧处理电路23-1至23-3的下行控制帧103分别输入到输出目的地切换电路222-1至222-3。输出目的地切换电路222-1至222-3将来自控制帧处理电路23-1至23-3的下行控制帧103分别分配给由输出目的地指定电路221-1至221-3指定的预设帧再现电路12。

在该示例中，作为上行叠加帧101的输出源的帧再现电路12-1在所有输出目的地指定电路221-1至221-n中被设置为输出目的地的帧再现电路12。这将输入到下行分配电路22的所有下行控制帧103输出到帧再现电路12-1。

下面将参考图14描述与下行分配电路22中的下行数据帧处理相关的操作的示例。根据针对一个pon端口所容纳的onu的最大数量是32的标准，与控制帧处理电路23类似，每个下行数据帧处理电路224具有相当于32个onu3的处理能力。针对从主机设备4输出到olt1c的下行数据帧105，向去往连接到pon端口#1的onu3的下行数据帧105添加具有vlan-id“1至20”的vlan标签，向去往连接到pon端口#2的onu3的下行数据帧105添加具有vlan-id“101至118”的vlan标签，向去往连接到pon端口#3的onu3的下行数据帧105添加具有vlan-id“201至215”的vlan标签，并且向去往连接到pon端口#4的onu3的下行数据帧105添加具有vlan-id“301至310”的vlan标签。

在下行分配电路22中，一旦从主机设备4接收到下行数据帧105，则分配确定电路226确定从下行数据帧105的vlan标签中提取的vlan-id，并且针对处理电路分配电路227，指定与vlan-id的值对应的下行数据帧处理电路号作为下行数据帧105的分配目的地。

假设将与vlan-id对应的分配目的地的下行数据帧处理电路号写入下行分配电路22的分配确定电路226的存储器m6中，以将具有vlan-id“1至20”的下行数据帧105输出到下行数据帧处理电路224-1，将具有vlan-id“101至118”的下行数据帧105输出到下行数据帧处理电路224-2，并且将具有vlan-id“201至215”和“301至310”的下行数据帧105输出到下行数据帧处理电路224-3。

在这种情况下，在所有onu3被指派给pon端口#1之前，分配确定电路226将去往连接到pon端口#1的20个onu3的下行数据帧105分配给下行数据帧处理电路224-1。类似地，在所有onu3被指派给pon端口#1之前，将去往连接到pon端口#2的18个onu3的下行数据帧105分配给下行数据帧处理电路224-2。将在所有onu3被指派给pon端口#1之前去往连接到pon端口#3的15个onu3的下行数据帧105和在所有onu3被指派给pon端口#1之前去往连接到pon端口#4的10个onu3的下行数据帧105分配给下行数据帧处理电路224-3。

因此，下行数据帧处理电路224-1处理与20个onu对应的下行数据帧105，下行数据帧处理电路224-2处理与18个onu对应的下行数据帧105，并且下行数据帧处理电路224-3处理与25(＝15+10)个onu对应的下行数据帧105。处理后的下行数据帧105输出到数据输出目的地切换电路229-1至229-3。

数据输出目的地切换电路229-1至229-3将来自下行数据帧处理电路224-1至224-3的下行数据帧105分别分配给由数据输出目的地指定电路228-1至228-3指定的预设帧再现电路12。

在该示例中，用作上行叠加帧101的输出源的帧再现电路12-1被设置为所有数据输出目的地指定电路228-1至228-n中的输出目的地的帧再现电路12。这将输入到下行分配电路22的所有下行数据帧105输出到帧再现电路12-1。

在olt1c中，虽然针对一个pon端口所容纳的onu的数量为32，并且整个olt的容纳的onu的最大数量为128，但是总共容纳63个onu3。然而，通过将onu指派给pon端口#1的操作将针对一个pon端口所容纳的onu的数量增加到63。这可以预先将未使用的电路断电。

也就是说，在该操作示例中，在olt1c中使用的电路是光收发机11-1、帧再现电路12-1、控制帧处理电路23-1至23-3、上行分配电路21和下行分配电路22。其余电路(光收发机11-2至11-4、帧再现电路12-2至12-4和控制帧处理电路23-4)可以断电。

此外，通过将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行控制帧102分配给控制帧处理电路23-3以对它们进行处理，提高了控制帧处理电路23-3的使用效率。随着控制帧处理电路23-3的使用效率的提高，存在控制帧处理电路23-4作为不必要使用的控制帧处理电路23。通过预先将控制帧处理电路23-4断电，可以消除电力浪费。

另外，通过将去往连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的下行数据帧105分配给下行数据帧处理电路224-3以对它们进行处理，提高了下行数据帧处理电路224-3的使用效率。随着下行数据帧处理电路224-3的使用效率的提高，存在下行数据帧处理电路224-4作为不必要使用的下行数据帧处理电路。通过预先将下行数据帧处理电路224-4断电，可以消除电力浪费。

在上述操作示例中，已经说明了通过将onu指派给一个pon端口(pon端口#1)来执行操作的系统形式。然而，本发明不限于此。例如，onu可以被指派给两个pon端口。如果onu被指派给两个pon端口，则通过将来自所有onu3的上行帧分割并汇集成两组所获得的两个上行叠加帧101经由两个帧再现电路12输入到上行分配电路21，并且基于添加到帧的信息(llid等)，将汇集到两个上行叠加帧101中的每个上行控制帧102分配给预定控制帧处理电路23。系统设计者可以任意地决定指派有onu的特定pon端口和与每个下行叠加帧106输出到的帧再现电路12对应的特定pon端口。

已经使用实际的数值说明了上面的操作示例。操作示例中的数值仅仅是示例，并且当然也可以使用其它值。

[第四实施例]

图15示出根据第四实施例的olt1(1d)的基本布置。在根据第四实施例的olt1d中，控制帧处理电路34(34-1至34-n)对应于根据第三实施例的控制帧处理电路23(23-1至23-n)。此外，在根据第四实施例的olt1d中，第一上行分配电路33(上行分配电路#1)、第二上行分配电路31(上行分配电路#2)和n个帧处理电路32(32-1至32-n)设置在控制帧处理电路34(34-1至34-n)的前一级处。此外，第一下行分配电路37(下行分配电路#1)、第二下行分配电路35(下行分配电路#2)和n个下行帧处理电路36(36-1至36-n)设置在控制帧处理电路34(34-1至34-n)的后续级处。

在olt1d中，上行分配电路31经由帧再现电路12-1至12-n中的一个接收通过汇集从所有onu3输入的上行帧所获得的叠加帧(上行叠加帧)101，并且基于添加到帧的pon端口号，将汇集在上行叠加帧101中的每个上行帧107(上行控制帧102+上行数据帧104)分配给预定帧处理电路32。pon端口号针对每个onu3具有预定的1至n的值，并且可通过替换该帧中的onu3的单独的标识号等来生成。

在olt1d中，基于添加到帧的pon端口号，上行分配电路33将在从帧处理电路32-1至32-n输出的上行帧107中的每一个上行帧中包括的上行控制帧102分配给预定控制帧处理电路34。上行分配电路33还将从帧处理电路32-1至32-n输出的上行帧107中包括的上行数据帧104输出到主机设备4。

此外，在olt1d中，下行分配电路35将从已经分配有每个上行控制帧102的控制帧处理电路34输出的下行控制帧103分配到预设的预定下行帧处理电路36，并且将下行控制帧103与从主机设备4输入的下行数据帧105一起作为下行帧108输出到下行帧处理电路36。下行分配电路37将从下行帧处理电路36-1至36-n输出的下行帧108中的每一个输出到预设的预定帧再现电路12。

图16示出与上行分配电路31的上行帧处理相关的组件的示例。上行分配电路31包括在数量上等于pon端口的n个上行控制帧分配电路310(310-1至310-n)。每个上行控制帧分配电路310(310-1至310-n)包括分配确定电路311(311-1至311-n)和处理电路分配电路312(312-1至312-n)。分配确定电路311-1至311-n对应于处理电路分配电路312-1至312-n而设置。

一旦经由每个帧再现电路12(12-1至12-n)接收到上行叠加帧101，则对应的分配确定电路311(311-1至311-n)提取存储在汇集在上行叠加帧101中的每个上行帧107的前导码区域等中的标识符，并且针对对应的处理电路分配电路312(312-1至312-n)，将与标识符的值对应的帧处理电路号指定为上行帧107的分配目的地。每个分配确定电路311(311-1至311-n)包括存储器m8(m81至m8n)，并且与提取的标识符的值对应的分配目的地的帧处理电路号被写入存储器m8(m81至m8n)中。

应注意，以太网-pon系统可以使用llid作为标识符。如果每个帧再现电路12(12-1至12-n)将llid转换成在olt1d中可用的id并将其存储在前导码区域等中，则在前导码区域中存储的id可用作标识符。同样在另一个pon系统中，如果用于标识onu3的id被添加至每个上行帧107，则该id可以用作标识符。

每个处理电路分配电路312(312-1至312-n)从对应的分配确定电路311(311-1至311-n)接收对分配目的地的指定，并将上行帧107输出到指定的帧处理电路32，该上行帧107已经经历了分配目的地确定处理并且从分配确定电路311(311-1至311-n)发送。该布置可以将任意上行帧107输出到任意帧处理电路32。

图17示出与上行分配电路33的上行控制帧处理相关的组件的示例。上行分配电路33包括在数量上等于pon端口的n个上行控制帧分配电路330(330-1至330-n)。每个上行控制帧分配电路330(330-1至330-n)包括分配确定电路331(331-1至331-n)和处理电路分配电路332(332-1至332-n)。分配确定电路331-1至331-n对应于处理电路分配电路332-1至332-n而设置。

一旦经由每个帧处理电路32(32-1至32-n)接收到上行帧107，则对应的分配确定电路331(331-1至331-n)提取存储在上行帧107的前导码区域等中的标识符，并且针对对应的处理电路分配电路332(332-1至332-n)，指定与标识符的值对应的控制帧处理电路号作为上行帧107中包括的上行控制帧102的分配目的地。每个分配确定电路331(331-1至331-n)包括存储器m9(m91至m9n)，并且与提取的标识符的值对应的分配目的地的控制帧处理电路号被写入存储器m9(m91至m9n)中。

应注意，以太网-pon系统可以使用llid作为标识符。如果每个帧再现电路12(12-1至12-n)将llid转换成在olt1d中可用的id并将其存储在前导码区域等中，则在前导码区域中存储的id可用作标识符。同样在另一个pon系统中，如果用于标识onu3的id被添加至每个上行帧107，则该id可以用作标识符。

每个处理电路分配电路332(332-1至332-n)从对应的分配确定电路331(331-1至331-n)接收对分配目的地的指定，并且将上行控制帧102输出到指定的控制帧处理电路34，该上行控制帧102已经经历分配目的地确定处理并从分配确定电路331(331-1至331-n)发送。该布置可以将任意上行控制帧102输出到任意控制帧处理电路34。

图18示出与上行分配电路33的上行数据帧处理相关的组件的示例。除了图17中所示的组件之外，上行分配电路33还包括上行数据帧处理电路333。一旦经由每个帧处理电路32(32-1至32-n)接收到上行数据帧107，则上行数据帧处理电路333针对上行帧107中包括的每个上行数据帧104执行缓冲处理、桥接处理等，并且将处理后的上行数据帧104输出到主机设备4。

图19示出与下行分配电路35针对下行控制帧103的处理相关的组件的示例。下行分配电路35包括在数量上等于控制帧处理电路34的n个下行控制帧分配电路350(350-1至350-n)。每个下行控制帧分配电路350(350-1至350-n)包括输出目的地指定电路351(351-1至351-n)和输出目的地切换电路352(352-1至352-n)。输出目的地指定电路351-1至351-n对应于输出目的地切换电路352-1至352-n而设置。

每个输出目的地切换电路352(352-1至352-n)将来自对应的控制帧处理电路34(34-1至34-n)的下行控制帧输出到由对应的输出目的地指定电路351(351-1至351-n)指定的预设下行帧处理电路36。每个输出目的地指定电路351(351-1至351-n)包括存储器m10(m101至m10n)，并且输出目的地的下行帧处理电路号被写入存储器m10(m101至m10n)中。该布置可以将来自相同控制帧处理电路34的所有下行控制帧103输出到相同的下行帧处理电路36。

图20示出与下行分配电路35的下行数据帧处理相关的组件的示例。除了图19中所示的组件之外，下行分配电路35还包括下行数据帧处理电路分配电路353、在数量上等于pon端口的n个下行数据帧处理电路354(354-1至354-n)，以及n个下行数据帧分配电路355(355-1至355-n)。下行数据帧处理电路分配电路353包括分配确定电路356和处理电路分配电路357，并且每个下行数据帧分配电路355(355-1至355-n)包括数据输出目的地指定电路358(358-1至358-n)和数据输出目的地切换电路359(359-1至359-n)。数据输出目的地指定电路358-1至358-n对应于数据输出目的地切换电路359-1至359-n而设置。

一旦从olt1d的主机设备4接收到下行数据帧105，则分配确定电路356提取存储在下行数据帧105的标签等中的标识符，并针对处理电路分配电路357，将与标识符的值对应的下行数据帧处理电路号指定为下行数据帧105的分配目的地。分配确定电路356包括存储器m11，并且与提取的标识符的值对应的分配目的地的下行数据帧处理电路号被写入存储器m11中。

应注意，标识符只需要是能够标识onu3或连接到onu3的用户侧终端的信息。在以太网-pon系统中，添加到下行数据帧105的vlan标签的vlan-id或下行数据帧105的目的地mac地址可以用作标识符。如果olt1d的主机设备4在前导码区域等中存储用于标识onu3的id，则可以使用存储在前导码区域中的id。在另一个pon系统中，如果用于标识onu3的id被添加到每个下行数据帧105，则该id可以用作标识符。

处理电路分配电路357从分配确定电路356接收对分配目的地的指定，并将下行数据帧105输出到指定的下行数据帧处理电路354，该下行数据帧105已经经历了分配目的地确定处理并从分配确定电路356发送。该布置可将任意下行数据帧105输出到任意下行数据帧处理电路354。

每个数据输出目的地切换电路359(359-1至359-n)将来自对应的下行数据帧处理电路354(354-1至354-n)的下行数据帧105输出到由对应的数据输出目的地指定电路358(358-1至358-n)指定的预设下行帧处理电路36。每个数据输出目的地指定电路358(358-1至358-n)包括存储器m12(m121至m12n)，并且输出目的地的下行帧处理电路号被写入m12(m121至m12n)中。该布置可以将来自相同下行数据帧处理电路354的所有下行数据帧105输出到相同的下行帧处理电路36。

图21示出了与下行分配电路37的下行帧处理相关的组件的示例。下行分配电路37包括在数量上与pon端口相等的n个下行帧分配电路370(370-1至370-n)。每个下行帧分配电路370(370-1至370-n)包括分配确定电路371(371-1至371-n)和处理电路分配电路372(372-1至372-n)。分配确定电路371(371-1至371-n)对应于处理电路分配电路372(372-1至372-n)而设置。

一旦经由每个下行帧处理电路36(361-1至361-n)接收到下行帧108，则对应的分配确定电路371(371-1至371-n)将预设帧再现电路号指定为针对处理电路分配电路372(372-1至372-n)的下行帧108的分配目的地。每个分配确定电路371(371-1至371-n)包括存储器m13，并且分配目的地的帧再现电路号被写入存储器m13中。

一旦从每个分配确定电路371(371-1至371-n)接收到对分配目的地的指定，则对应的处理电路分配电路372(372-1至372-n)将下行帧108输出到指定的帧再现电路12，该下行帧108已经经历了分配目的地确定处理并从分配确定电路371(371-1至371-n)发送。该布置可以将来自相同下行帧处理电路36的所有下行帧108输出到相同的帧再现电路12。

应注意，可以提取存储在下行帧108的标签、前导码区域等中的标识符，并且可以将与标识符的值对应的帧再现电路号指定为针对处理电路分配电路372(372-1至372-n)的下行帧108的分配目的地。在这种情况下，与提取的标识符的值对应的分配目的地的帧再现电路号被写入分配确定电路371(371-1至371-n)的存储器m13中。这可以将任意下行帧108输出到任意帧再现电路12。

接下来将参考图22来描述根据第四实施例的olt1d的操作的示例。作为实际示例，假设4-pon端口olt，其中针对一个pon端口所容纳onu的最大数量为32。也就是说，帧处理电路32、控制帧处理电路34和下行帧处理电路36具有相当于32个onu3的处理能力，并且oltid最多可容纳128个onu3。

olt1d的pon端口#1至#4分别连接到20个onu3、18个onu3、15个onu3和10个onu3。来自连接到pon端口#1的onu3的上行帧添加“1至20”作为llid，来自连接到pon端口#2的onu3的上行帧添加“101至118”作为llid，来自连接到pon端口#3的onu3添加“201至215”作为llid，并且来自连接到pon端口#4的onu3的上行帧添加“301至310”作为llid。

此外，假设连接到相应pon端口的onu3的光传输处理全部被指派给pon端口#1并被操作，来自所有onu3的上行帧107在光信号级处被汇集到上行叠加帧101(上行控制帧102+上行数据帧104)中，并且经由光收发机11-1和帧再现电路12-1输入到上行分配电路31，并且去往所有onu3的下行帧108(下行控制帧103+下行数据帧105)在从下行分配电路37输出的电信号级处被汇集到叠加帧(下行叠加帧)106中，并且经由帧再现电路12-1和光收发机11-1输出到所有onu3。也就是说，在olt1d中，光收发机11的数量和用于再现由光收发机11转换成电信号的帧的帧再现电路12的数量是一。

在上行分配电路31(参见图16)中，一旦经由帧再现电路12-1接收到叠加帧101，分配确定电路311-1确定从每个上行帧107的前导码区域中提取的llid，并且针对处理电路分配电路312-1，将与llid的值对应的帧处理电路号指定为上行帧107的分配目的地。

假设与llid对应的分配目的地的帧处理电路号被写入上行分配电路31的分配确定电路311-1的存储器m81中，以将具有llid“1至20”的上行帧107输出到帧处理电路32-1，将具有llid“101至118”的上行帧107输出到帧处理电路32-2，并且将具有llid“201至215”和“301至310”的上行帧107输出到帧处理电路32-3。

在这种情况下，分配确定电路311-1在所有onu3被指派给pon端口#1之前，将来自连接到pon端口#1的20个onu3的上行帧107分配给帧处理电路32-1。类似地，在所有onu3被指派给pon端口#1之前，连接到pon端口#2的18个onu3的上行帧107被分配给帧处理电路32-2。在所有onu3分配给pon端口#1之前来自连接到pon端口#3的15个onu3和在所有onu3分配给pon端口#1之前连接到pon端口#4的10个onu3的上行帧107被分配给帧处理电路32-3。

因此，帧处理电路32-1处理与20个onu对应的上行帧107，帧处理电路32-2处理与18个onu对应的上行帧107，并且帧处理电路32-3处理与25(＝15+10)个onu对应的上行帧107。帧处理电路32-1至32-3将处理后的上行帧107输出到上行分配电路33。

在上行分配电路33(参见图17)中，一旦经由帧处理电路32-1接收到上行帧107，则分配确定电路331-1针对处理电路分配电路332-1，将预设的控制帧处理电路号指定为在上行帧107中包括的上行控制帧102的分配目的地。

在该示例中，控制帧处理电路34-1被设置为针对从帧处理电路32-1输入的上行控制帧102的分配目的地，控制帧处理电路34-2被设置为针对从帧处理电路32-2输入的上行控制帧102的分配目的地，并且控制帧处理电路34-3被设置为针对从帧处理电路32-3输入的上行控制帧102的分配目的地。

应注意，类似于上行分配电路31，可以确定从上行帧107的前导码区域中提取的llid，并且可以将与llid的值对应的控制帧处理电路号指定为在处理电路分配电路332的上行帧107中包括的上行控制帧102的分配目的地。

因此，控制帧处理电路34-1处理与20个onu对应的上行控制帧102，控制帧处理电路34-2处理与18个onu对应的上行控制帧102，并且控制帧处理电路34-3处理与25(＝15+10)个onu对应的上行控制帧102。控制帧处理电路34-1至34-3将处理后的下行控制帧103输出到下行分配电路35。

在下行分配电路35(参见图19)中，来自控制帧处理电路34-1至34-3的下行控制帧103分别输入到输出目的地切换电路352-1至352-3。输出目的地切换电路352-1至352-3将来自控制帧处理电路34-1至34-3的下行控制帧103分别分配给由输出目的地指定电路351-1至351-3指定的预设下行帧处理电路36。

在该示例中，下行帧处理电路36-1被设置为针对从控制帧处理电路34-1输入的下行控制帧103的分配目的地，下行帧处理电路36-2被设置为针对从控制帧处理电路34-2输入的下行控制帧103的分配目的地，并且下行帧处理电路36-3被设置为针对从控制帧处理电路34-3输入的下行控制帧103的分配目的地。

因此，下行帧处理电路36-1处理与20个onu对应的下行控制帧103，下行帧处理电路36-2处理与18个onu对应的下行控制帧103，并且下行帧处理电路36-3处理与25(＝15+10)个onu对应的下行控制帧103。下行帧处理电路36-1至36-3将处理后的下行控制帧103输出到下行分配电路37。

下面参考图23描述与下行分配电路35的下行数据帧处理相关的操作。根据针对一个pon端口所容纳的onu的最大数量为32的标准，与控制帧处理电路34类似，每个下行数据帧处理电路354具有相当于32个onu的处理能力。至于从主机设备4向olt1d输出的下行数据帧105，去往连接到pon端口#1的onu3的下行数据帧105添加具有vlan-id“1至20”的vlan标签，去往连接到pon端口#2的onu3的下行数据帧105添加具有vlan-id“101至118”的vlan标签，去往连接到pon端口#3的onu3的下行数据帧105添加具有vlan-id“201至215”的vlan标签，并且去往连接到pon端口#4的onu3的下行数据帧105添加具有vlan-id“301至310”的vlan标签。

在下行分配电路35中，一旦从olt1d的主机设备4接收到下行数据帧105，则分配确定电路356确定从下行数据帧105的vlan标签中提取的vlan-id，并且针对处理电路分配电路357，将与vlan-id的值对应的下行数据帧处理电路号指定为下行数据帧105的分配目的地。

假设将与vlan-id对应的分配目的地的下行数据帧处理电路号写入下行分配电路35的分配确定电路356的存储器m11中，以将具有vlan-id“1至20”的下行数据帧105输出到下行数据帧处理电路354-1，将具有vlan-id“101至118”的下行数据帧105输出到下行数据帧处理电路354-2，并且将具有vlan-id“201至215”和“301至310”的下行数据帧105输出到下行数据帧处理电路354-3。

在这种情况下，分配确定电路356在所有onu3被分配给pon端口#1之前，将去往连接到pon端口#1的20个onu3的下行数据帧105分配给下行数据帧处理电路354-1。类似地，在所有onu3被分配给pon端口#1之前，将去往连接到pon端口#2的18个onu3的下行数据帧105分配给下行数据帧处理电路354-2。在所有onu3分配给pon端口#1之前将去往连接到pon端口#3的15个onu3的下行数据帧105和在所有onu3分配给pon端口#1之前将去往连接到pon端口#4的10个onu3的下行数据帧105分配给下行数据帧处理电路354-3。

因此，下行数据帧处理电路354-1处理与20个onu对应的下行数据帧105，下行数据帧处理电路354-2处理与18个onu对应的下行数据帧105，并且下行数据帧处理电路354-3处理与25(＝15+10)个onu对应的下行数据帧105。处理后的下行数据帧105输出到数据输出目的地切换电路359-1至359-3。

数据输出目的地切换电路359-1至359-3将来自下行数据帧处理电路354-1至354-3的下行数据帧105分别分配给由数据输出目的地指定电路358-1至358-3指定的预设下行帧处理电路36。

在该示例中，下行帧处理电路36-1被设置为针对从下行数据帧处理电路354-1输入的下行数据帧105的分配目的地，下行帧处理电路36-2被设置为针对从下行数据帧处理电路354-2输入的下行数据帧105的分配目的地，并且下行帧处理电路36-3被设置为针对从下行数据帧处理电路354-3输入的下行数据帧105的分配目的地。

因此，下行帧处理电路36-1处理与20个onu对应的下行数据帧105，下行帧处理电路36-2处理与18个onu对应的下行数据帧105，并且下行帧处理电路36-3处理与25(＝15+10)个onu对应的下行数据帧105。下行帧处理电路36-1至36-3将处理后的下行数据帧105输出到下行分配电路37。

在下行分配电路37(参见图21)中，来自下行帧处理电路36-1至36-3的下行帧108(下行控制帧103+下行数据帧105)输入到分配确定电路371-1至371-3。处理电路分配电路372-1至372-3将来自下行帧处理电路36-1至36-3的下行帧108分别分配给由分配确定电路371-1至371-3指定的预设帧再现电路12。

在该示例中，用作上行叠加帧101的输出源的帧再现电路12-1被设置为所有分配确定电路371(371-1至371-n)中的输出目的地的帧再现电路12。因此，输入到下行分配电路37的下行帧108在从下行分配电路37输出的电信号级处被汇集到下行叠加帧106中，并被发送到帧再现电路12-1。

在olt1d中，虽然针对一个pon端口所容纳的onu的数量为32，并且整个olt的容纳onu的最大数量为128，但总共容纳63个onu3。然而，通过将onu分配给pon端口#1的操作将针对一个pon端口所容纳的onu的数量增加到63。这可以预先将未使用的电路断电。

也就是说，在该操作示例中，在olt1d中使用的电路是光收发机11-1、帧再现电路12-1、帧处理电路32-1至32-3、控制帧处理电路34-1-34-3、下行帧处理电路36-1至36-3、上行分配电路31、上行分配电路33、下行分配电路35和下行分配电路37。其余电路(光收发机11-2至11-4、帧再现电路12-2至12-4、帧处理电路32-4、控制帧处理电路34-4和下行帧处理电路36-4)可被断电。

此外，通过将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行控制帧102分配给控制帧处理电路34-3以对它们进行处理，提高了控制帧处理电路34-3的使用效率。随着控制帧处理电路34-3的使用效率的提高，存在控制帧处理电路34-4作为不必要使用的控制帧处理电路。通过预先将控制帧处理电路34-4断电，可以消除电力浪费。

通过将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的上行帧107(上行控制帧102+上行数据帧104)分配给帧处理电路32-3以对它们进行处理，提高了帧处理电路32-3的使用效率。随着帧处理电路32-3的使用效率的提高，存在帧处理电路32-4作为不必要使用的帧处理电路32。通过预先将帧处理电路32-4断电，可以消除电力浪费。

通过将来自连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的下行帧105分配给下行数据帧处理电路354-3以对它们进行处理，提高了下行数据帧处理电路354-3的使用效率。随着下行数据帧处理电路354-3的使用效率的提高，存在下行数据帧处理电路354-4作为不必要使用的下行数据帧处理电路。通过预先将下行数据帧处理电路354-4断电，可以消除电力浪费。

通过将连接到pon端口#3的15个onu3和连接到pon端口#4的10个onu3的下行帧分配给下行帧处理电路36-3以对它们进行处理，提高了下行帧处理电路36-3的使用效率。随着下行帧处理电路36-3的使用效率的提高，存在下行帧处理电路36-4作为不必要使用的下行帧处理电路。通过预先将下行帧处理电路36-4断电，可以消除电力浪费。

应注意，在上述操作示例中，已经说明了通过将onu指派给一个pon端口(pon端口#1)来执行操作的系统形式。然而，本发明不限于此。例如，onu可以分配给两个pon端口。如果onu被指派给两个pon端口，则通过将来自所有onu3的上行帧分割并汇集成两组所获得的两个上行叠加帧101经由两个帧再现电路12输入到上行分配电路31，并且基于添加到帧的信息(llid等)，汇集到两个上行叠加帧101中的每个上行帧107被分配给预定帧处理电路32。系统设计者可以任意地决定onu分配到的特定pon端口和与每个下行叠加帧106输出到的帧再现电路12对应的特定pon端口。

已经使用实际的数值说明了上面的操作示例。操作示例中的数值仅仅是示例，当然也可以使用其它值。

[实施例的扩展]

上面已经参考实施例描述了本发明，但是本发明不限于这些实施例。在不脱离本发明的范围的情况下，本领域技术人员可以理解的各种改变可以用于本发明的布置和细节。另外，实施例可以在一致的范围内任意组合和实施。

工业适用性

本发明可以用作在主机设备和经由光传输信道连接的多个用户侧设备之间传送帧的光传输系统中的站侧设备。

附图标记和符号的说明

1(1a至1d...olt，2...分光器，3...onu，4...外部网络(主机设备)，5，6...光纤，11...光收发机，12...帧再现电路，13...pon控制电路，14(14a，14b)...上行分配电路，15(15a，15b)...下行分配电路，21...上行分配电路，22...下行分配电路，23...控制帧处理电路，31...上行分配电路(第二上行分配电路)，32...帧处理电路，33...上行分配电路(第一上行分配电路)，34...控制帧处理电路，35...下行分配电路(第二下行分配电路)，36...下行帧处理电路，37...下行分配电路(第一下行分配电路)，131...控制帧处理电路，210...上行控制帧分配电路，220...下行控制帧分配电路，223...下行数据帧处理电路分配电路，224...下行数据帧处理电路，225...下行数据帧分配电路，310...上行控制帧分配电路，333...上行数据帧处理电路，350...下行控制帧分配电路，353...下行数据帧处理电路分配电路，354...下行数据帧处理电路，355...下行数据帧分配电路，370...下行帧分配电路，100...光传输系统。