航空全双工交换式以太网afdx(avionicfull-duplexswitchedethernet,arinc664)是在航电系统中用于信息传输的确定性飞机数据网路总线。航空全双工交换式以太网目前在飞机的航电系统中广泛使用。
本发明针对传统afdx带宽最大100mbps的特点，创新性地给出了一种千兆afdx端系统的设计方法，扩展了总线带宽至1000mbps，大大增加了总线带宽，以适应机载航空电子系统的未来高速总线网络需求。同时，本发明创新性的提出了在单颗fpga芯片中同时运行afdx端系统传输层、网络层、链路层功能以及vxworks实时操作系统和应用层协议的设计方法，不同于传统设计将vxworks操作系统和上层应用程序运行在独立cpu中的方法。本发明通过fpga实现arinc664协议的应用层、传输层、网络层、链路层协议，简化了电路设计，相当于节省了一个独立cpu以及外围电路，减少了交联关系，极大的节省了功耗、成本、面积，大大简化了系统设计，提高了系统设计的可靠性，在航空电子领域具有广阔的应用前景。
背景技术：
千兆afdx端系统的核心是一个fpga，它可以支持两路千兆afdx网络接口。根据arinc664协议的要求，afdx端系统实现了应用层、传输层、网络层、链路层、物理层协议。
物理层采用专用以太网物理层协议芯片实现。
链路层主要实现满足协议要求的数据帧的发送、接收功能，以及虚拟链路管理、完整性检查、冗余管理等诸多功能。
网络层提供无连接的数据报传输机制，对数据进行“尽力传递”，即只管将分组传往宿主机，无论传输正确与否，不做验证，不发送确认，也不保证分组的正确顺序。网络协议主要完成数据报封装、数据报分片、片的重组、分片控制等功能。
运输层协议实现用户数据报文协议，它建立在网络层协议之上，提供无连接的数据报传输。运输层负责提供与宿主机系统的接口。
应用层协议实现上层协议，如ftp、snmp等协议，通过应用软件实现。
传统afdx网络的应用程序运行在独立cpu上，独立cpu实现应用层协议，并通过pci/pcie等总线，与其他arinc664的协议芯片接口。
技术实现要素：
发明目的
传统afdx网络的带宽最高100mbps，随着航空电子技术的发展，百兆带宽越来越难以满足系统带宽需求，所以本发明根据用户使用情况，结合分析现有百兆afdx端系统设计，在arinc664协议基础上扩展了带宽，将带宽增加至1000mbps，带宽提高了10倍，更好的满足系统带宽需求。
本发明根据用户使用情况，结合分析现有afdx端系统设计，将应用层协议集成到fpga中，并在fpga内部的cpu处理器上运行机载航空电子广泛使用的vxworks操作系统，在操作系统上运行应用软件，实现应用层协议，无需独立cpu，从而简化了交联关系，将两块甚至更多芯片的功能集成到单颗fpga芯片中，单颗fpga实现了afdx的应用层、运输层、网络层、链接层协议。该设计方法极大的节省了功耗，节约了设计成本，节省了板卡面积，降低了系统设计难度，提高了航空电子分系统的可靠性。
技术方案
本发明提供了一种千兆航空全双工交换式以太网的端系统，端系统包括fpga芯片、高速存储器芯片、两个千兆以太网物理层phy芯片、航空电子分系统接口、时钟产生电路以及电源模块；
fpga内部的cpu处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；
fpga通过内部可编程逻辑实现运输层、网络层和链接层协议；
两个千兆以太网物理层phy芯片负责实现千兆航空全双工交换式以太网的物理层协议，每个phy芯片的一端通过sgmii接口与fpga芯片连接，每个phy芯片的另一端作为外部网络通信接口；
高速存储器负责通过数据总线与fpga进行数据交互，实现高速数据缓冲区功能；
时钟产生电路用于给整个端系统提供时钟；
电源模块负责给fpga、phy芯片、高速存储器芯片提供稳定的电压，使整个端系统稳定工作；
fpga还连接有航空电子分系统接口，用于与航空电子分系统进行数据交互。
设计以fpga为核心。fpga完成了afdx的应用层、传输层、网络层、链路层协议。
技术效果
发送时，端系统接收从其他航空电子分系统传输的数据，通过运行在fpga内嵌cpu的操作系统上的应用程序实现应用层协议，fpga同时实现了传输层、网络层、链路层协议，完成数据包的各层协议头填加，数据包的分片，数据帧的成帧，虚拟链路管理等诸多功能，通过片外以太网phy芯片，实现端系统的物理层协议，完成帧的发送。
接收时，fpga处理来自phy芯片的数据帧，完成链路层的冗余管理、完整性检查，完成数据包的组包，完成错误帧的过滤、各层协议头的解析等功能，并通过其他接口，完成和其他航空电子分系统的数据交互。
具体实施方式
本发明提供了一种千兆航空全双工交换式以太网的端系统，端系统包括fpga芯片、高速存储器芯片、两个千兆以太网物理层phy芯片、航空电子分系统接口、时钟产生电路以及电源模块；
fpga内部的cpu处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；
fpga通过内部可编程逻辑实现运输层、网络层和链接层协议；
两个千兆以太网物理层phy芯片负责实现千兆航空全双工交换式以太网的物理层协议，每个phy芯片的一端通过sgmii接口与fpga芯片连接，每个phy芯片的另一端作为外部网络通信接口；
高速存储器负责通过数据总线与fpga进行数据交互，实现高速数据缓冲区功能；
时钟产生电路用于给整个端系统提供时钟；
电源模块负责给fpga、phy芯片、高速存储器芯片提供稳定的电压，使整个端系统稳定工作；
fpga还连接有航空电子分系统接口，用于与航空电子分系统进行数据交互。