本发明属于高速图像数据传输领域，具体涉及到一种基于coaxpress接口的高速图像传输系统。
背景技术：
科学的发展推动着人类向更精细、更微妙世界的探索。在现代工业生产、控制和科学研究中，对各种高速运动过程进行观察、数据采集与分析变得越来越有意义。在军事研究方面，通过记录和分析高速变化过程中的各个瞬态，例如武器发射、炮弹轨迹、火药爆破、火箭飞行等，为实验研究、武器设计与改良提供了更加有效的途径；在工业生产方面，通过实时监测生产线上的零件缺陷，提高了生产效率，又避免了人工的漏检与错检；在汽车制造方面，通过研究汽车碰撞瞬间各部位的变化以及人体模型的受力状况，生产出安全系数更高的汽车。
在中等亮度的光刺激下，人眼视觉极限分辨频率仅为12~16帧/秒，无法观察几十、几百甚至上千帧的高速运动现象。此外，由于普通摄像机技术的“冻结”能力有限，在观察具有一定速度变化的运动过程时，常会出现图像歪斜甚至拖尾等模糊不清的现象，速度越高，图像质量越差。因此，研制一种能够对快速现象进行拍摄，并将其放慢到人眼视觉可以分辨程度的摄像机，显得尤为重要。
早期的高速摄影设备主要是光机式高速相机，此类相机运用光学原理配合高速动作的机械结构完成对快速变化过程的观测和记录。按照工作方式的不同，光机式高速相机可分为间歇式高速相机、光学补偿式高速相机和转镜式高速相机三种。尽管就拍摄速度而言，光机式高速相机可以达到观测和记录的需要，但由于使用胶片作为存储介质，不可避免的引入了显影、定影等繁琐的胶片处理工作，然后才得以进行数据的分析，这就造成光机式高速相机后端处理速度慢，无法实时观察所拍到的图像；并且判读误差大，在试验中容易受到干扰；高速拍摄时所要耗费的胶片数量也过大，使用成本进一步增加，以上这些难以克服的弊端制约了胶片式高速相机的发展。随着电子技术的发展，在上世纪90年代出现了高速数字式相机。
当前，能够实现“快摄慢放”技术的探测器主要分为ccd和cmos两种类型。近年来，ccd图像传感器以噪声小、灵敏度高等特点在摄像领域占据一定位置，但其分辨率与帧频不可兼得，在追求高速摄影时势必会损失画质、增加器件成本与器件功耗。然而，cmos传感器并不存在帧频与分辨率的折衷问题，在百万像素分辨率下拍摄速度可达1000fps甚至更高，与ccd相比，能够为瞬态研究提供更加精确的瞬间信息，成为瞬态研究的得力工具。
高速成像系统的海量数据存储与采集一直是设计的计数瓶颈。对于1000帧以上的高速成像系统，它要求在1ms以内处理一整帧的图像数据，在分辨率大于1000*1000、数据位数为10bit时，其数据量超过10gbps，实时处理难度很大，需要采用其他方法。目前市场上的高速摄像机的图像数据采集一般是先采用高速海量数据存储单元对图像进行存储，而后再进行处理送至计算机显示的方法完成，这种方法原理简单，虽然不能实时处理高速图像，对于高速高清成像系统是唯一可行的方法。
中国专利200910021207.6，公开了一种高帧频高分辨率cmos成像系统，以cpld为控制单元，以sdram作为高速存储单元，实现了500帧，1280*1024分辨率的高帧频高分辨率成像，但sdram存储速度较慢，数据带宽较小，不适合1000帧以上的高分辨率成像系统的数据缓存，且没有将探测器和其他单元的供电分开，噪声较大，图像效果一般，另外，采用一般数据接口传输图像数据，只能实现缓存显示。
技术实现要素：
本发明的目的是提供一种基于coaxpress接口的高速图像传输系统，解决了现有的高速相机视频数据无法实时传输的问题，实现了1000帧/秒速率，图像分辨率为1280×1024像素，数据位深为8bits的高速图像传输。
实现本发明目的的技术解决方案为：一种基于coaxpress接口的高速图像传输系统，包括
使用高速cmos传感器用于采集可见光图像，对采集的模拟图像进行ad转换的图像采集模块；
通过主控元件fpga，接收图像采集模块采集到的图像数据进行数据处理，包括数据训练、数据调整、图像校正以及按照coaxpress协议规定的数据格式进行数据处理的图像处理模块；
接收图像处理模块处理后的图像数据，使用coaxpress接口及其相应驱动芯片，对处理过的图像数据进行传输的数据传输模块；
和分别向图像采集模块、图像处理模块以及数据传输模块进行供电的电源模块。
所述图像采集模块通电后对外部可见光图像进行采集，光电转换后的像素数据被片上adc数字化，然后数字信号被串行化送至lvds驱动器，最后以16路lvds差分形式向片外输出，并伴随两路lvds差分时钟信号，即像素时钟pclkp/n和数据时钟dclkp/n。
所述图像处理模块的fpga采用了alterastratixivgt系列的ep4s100g5h40i2，通过fpga中的串转并高速lvds数据接收ip核lvds_rx对传感器输出数据的串并转换，对串并转换后的数据进行数据训练和数据调整，并进行非均匀性校正，校正后的数据通过高速串行收发器ip核altgx进行高速串行处理。
所述图像传输模块包括4片coaxpress接口驱动芯片，驱动芯片使用的是microchip公司的eqco31t20，通过图像处理模块处理过的图像数据，发送至驱动芯片的数据输入端，每个芯片均输出一对高速差分串行数据，所述高速差分串行数据通过bnc接口和同轴电缆传输至图像采集卡。
所述电源模块采用dc-dc和ldo相结合的方式供电，采用dc-dc芯片将输入的12v电压转换成5v、3.6v、3.3v、2.5v、1.8v、1.2v、1.5v、1.4v、1.1v、0.95v、0.9v，其中3.0v、2.5v、1.8v、1.5v、1.1v、0.95v、和0.9v用于向图像处理模块供电；1.2v用于向图像传输模块供电；采用ldo芯片将5v电压转换成3.3v、3.0v、2.5v、1.8v给图像采集模块供电。
本发明与现有技术相比，显著的优点有：
（1）使用的coaxpress接口是一种高速点对点串行通信接口标准，可以通过一根同轴电缆将相机和主机连接，且单根线缆传输速率最高可以达到6.25gbps,可以使用多根线缆来增加带宽，从而满足高帧频相机实时传输的要求。
（2）通过fpga控制coaxpress接口的驱动，与其他高速接口相比，只需要很少的fpga资源。
（3）驱动芯片只需要eqco62t20一种，且外围电路较简单，并且可以进行双向通信。
附图说明
图1是本发明基于coaxpress接口的高速图像传输系统整体框图。
图2是系统数据流向示意图。
图3是coaxpress接口协议传输规则示意图。
图4是eqco31t20外围电路图。
具体实施方式
下面结合附图对本发明作进一步详细描述：
一种基于coaxpress接口的高速图像传输系统，在图像采集模块使用高速cmos芯片进行图像采集和数模转换，使用fpga作为控制元件，对传感器进行驱动，对采集到的图像进行处理；不需要再使用片上存储器进行缓存再输出；采用dc-dc电源和ldo电源相结合的方式进行供电，功耗更低，噪声较小；使用coaxpress接口进行高速图像传输，利用四根同轴电缆，每根线缆上数据传输速度可以达到3.125gbps，数据总速率达12.5gbps，可以完成实时传输1000帧1280*1024分辨率的高速图像数据传输。
结合图1，一种基于coaxpress接口的高速传输系统包括图像采集模块、图像处理模块、图像传输模块和电源模块。图像采集模块使用高速cmos传感器采集可见光图像，并对采集的模拟图像进行ad转换；图像处理模块通过主控元件fpga，将采集到的图像数据进行数据处理，包括数据训练、数据调整、图像校正以及按照coaxpress协议规定的数据格式进行数据处理等。数据传输模块使用coaxpress接口及其相应驱动芯片，对处理过的图像数据进行传输。
使用本发明所述的基于coaxpress接口的高速图像传输系统时，将镜头、图像采集模块、图像处理模块、电源模块、数据传输模块和计算机依次连接，其中镜头通过外部框架固定在图像采集模块的cmos探测器正前方，数据传输模块的bnc接口与计算机通过同轴电缆相连，其余部分通过片上接插件进行连接。
图像采集模块的核心是用高速cmos传感器，本发明中使用的用高速cmos传感器是美国luxima公司的高速cmos传感器lux1310，是一款用于高速机器视觉、工业和生物医学市场的1280*1024像素1000fps的高速全局快门cmos数字图像传感器。该款cmos数字图像传感器易于集成，内部集成了低噪声12bit流水线adc，支持片上编程、16路并行lvds输出。模数转换器adc将模拟信号转换成12bit数字信号。然后被adc转换的数字信号被串化为1bit数据流并送入lvds驱动器。为了减少lvds驱动器的比特率，采用16路lvds驱动器。用户还可以通过x,y开窗来获取更高的帧频。
图像数据处理单元核心为fpga，本发明使用的fpga是altera公司的stratixivgt系列ep4s100g5h40i2，具有丰富的时钟资源和高速差分接口，可以接收前端传来的高速差分数据，同时对高速数据进行处理；包含丰富的serdes块，即高速收发器模块，可以满足高速数据的并串转换。在本发明中，需要对fpga处理过的并行信号进行高速串行处理，为了实现该功能，调用的是该型号fpga中的ip核altgx，器件中的每个收发器通道都能以一个独立的数据速率或一个独立的协议模式运行。每个收发器同道中，发送器和接收器通道以不同的数据速率运行，在本发明中使用的配置为transmitteronly，即只使用了收发器中的串行器模块。该部分数据流向如图2所示。前端传来的16路lvds图像数据，每4路一组传输至串行器部分，串行器设置为basic（pmadirect）功能模式，在该模式下，所有通道仅使用pma模块进行配置；通道数量选择4；数据路径宽度选择单宽度（single-width），此模式在600mbps和3.75gbps之间运行，满足本发明的带宽要求；fpga架构与收发器之间接口宽度选择8位；输入时钟频率选择90m。
供电模块为整个系统的芯片提供稳定电压，为了降低功耗，减少噪声，供电单元采用dc-dc与ldo相结合的方式供电，12v电压通过接插件到达供电单元，供电单元主要采用liner公司的dc-dc芯片lt3693、ti公司的tps6213x系列dc-dc芯片和torex公司的dc-dc芯片xc9272。12v电压首先通过磁珠将其分为模拟12v和数字12v，数字12v经电源芯片转换成供fpga、flash、rs485等芯片使用，模拟12v和数字12v还分别转换成5v、3.6v、3.3v、2.5v、1.8v、1.2v、1.5v、1.4v、1.1v、0.95v、0.9v,其中，图像采集单元所需电压由ldo芯片提供，由于ldo输入输出电流相同，为了降低功耗，压降不能过大，因此将供电单元输出的3.6v和2.5v通过接插件传至图像采集单元作为该单元上的供电芯片的输入电压。
数据传输模块是本发明的核心，在该模块的设计中，分为两部分：一是coaxpress接口协议；二是coaxpress驱动芯片部分的设计。
coaxpress接口协议定义了触发器、通用i/o、控制数据以及高速数据流在链路上的传输规则，如图3所示。其中，触发器具有最高优先级，并在适当的传输便捷插入任何较低优先级的传输数据包；对于高速数据，协议规定，图像数据以数据包的形式通过链路发送，分组传送层负责将图像数据切割成块，并且添加头部和尾部从而形成分组；控制数据则是用于提供寄存器访问，从主机传输到设备，以及从设备发送到主机的结果确认消息。
coaxpress接口的驱动芯片采用了microchip公司的eqco31t20，该芯片数据发送速率为3.125gbps，接收速率为20mbps，在相应的采集卡上有对应的eqco31r20芯片，eqco31t/r20单同轴电缆芯片组设计用于在单个75ω同轴电缆上同时发送和接收信号以及电源。在一个方向上，发送下行链路信号。在相反的方向上，提供了一个较低速的上行链路。eqco31t20工作原理图如图4所示。通过计算前端图像数据采集单元输出数据的带宽，为11.25gbps，根据coaxpress接口带宽，可以选择base模式，即每根线缆速率3.125gbps，需要使用四根线缆；或者选择full模式，即每根线缆速率为6.25gbps，需要使用两根电缆。full模式对serdes的要求较高，需要较为昂贵的fpga，并且功耗会过高，因此在本发明中选择使用coaxpress的base模式，通过四根电缆传输，每根电缆速度为2.8125gbps，在满足传输带宽的同时，为每根线缆的传输留有了余量。