收发器电路及其布线配置方法与流程

本发明涉及一种收发器电路及其布线配置方法，更具体地，涉及一种包含带阻滤波器的收发器电路及其布线配置方法。

背景技术：

由于频谱的稀有性与法令规范，无线收发器在传输时，不可对其他频带造成干扰。以wifi2.4ghz应用为例，收发器进行信号输出时，会产生二倍频、三倍频等谐波，势必在其他频带造成影响。

根据现有技术，例如，通过增加芯片对称性来抑制二倍频谐波，对于三倍频谐波的抑制，则通过设置由电感及电容组成的滤波器(参考图9，带阻滤波器902)，然而，滤波器的电感在芯片上占用了额外的区域，并且影响了电路布局的对称性(参照图8，带阻滤波器802，对应于图9的带阻滤波器902)。

技术实现要素：

为了解决上述的问题，本发明是提供一种收发器电路及其布线配置方法，用以将谐波滤波器所构成的主要元件整合于已经存在的无源元件之中，以减少额外使用的芯片区域，并增加芯片的对称性。

本发明是公开一种收发器电路，包含基板；信号耦合器，设置于基板上，包含卷绕的第一导电层图案；以及带阻滤波器(bandstopfilter)，设置于基板上，包含卷绕的第二导电层图案；其中，第一导电层图案以及第二导电层图案相对于第一虚拟轴线大致呈对称的型态设置。

本发明另一公开为一种收发器电路的布线配置方法，其包含：

设置信号耦合器于基板上，信号耦合器包含卷绕的第一导电层图案；

设置带阻滤波器(bandstopfilter)于基板上，带阻滤波器包含卷绕的第二导电层图案；

其中，第一导电层图案以及第二导电层图案可以设置为相对于第一虚拟轴线大致呈对称的型态设置。

附图说明

图1a是绘示本发明的第一实施例的收发器电路布局图。

图1b是绘示本发明的第一实施例的收发器电路的第一层布局图。

图1c是绘示本发明的第一实施例的收发器电路的第二层布局图。

图1d是绘示本发明的第一实施例的收发器电路的第三层布局图。

图1e是绘示在图1a中沿着aa’线的横截面图。

图2是绘示本发明的第二实施例的收发器电路布局图。

图3是绘示本发明的第三实施例的收发器电路布局图。

图4是绘示本发明的第四实施例的收发器电路布局图。

图5是绘示本发明的第五实施例的收发器电路布局图。

图6是绘示本发明的第六实施例的收发器电路布局图。

图7是绘示包括图6所绘示的收发器电路的电路示意图。

图8是绘示现有技术的对照例的收发器电路布局图。

图9是绘示现有技术的收发器电路的电路示意图。

图10是绘示本发明一实施例的收发器电路的布线配置方法的流程图。

图11是绘示本发明第一实施例至第五实施例的带阻滤波器的电感品质因数q值对频率的变化示意图。

附图标记说明：

100、200、300、400、500、600、800：收发器电路

101、601、701、801、901：信号耦合器

102、202、302、402、502、602、702、802、902：带阻滤波器

103：基板

110、610：第一导电层图案

111、611、711、911：第一端部

112、612、712、912：第二端部

113：第五端部

114：第六端部

115：第七端部

120、220、320、420、520、620：第二导电层图案

121、221、321、421、521、921：第三端部

122、222、322、422、522、922：第四端部

130、230、330、430、530、630、730、930：第一电容

140、240、340、440、540、640、740、940：第二电容

150：第一虚拟轴线

160：第二虚拟轴线

170：第一虚拟轴心

613、713：第八端部

614、714：第九端部

913：一次侧pa电流馈入点

914：二次侧rf信号输出点

915：二次侧接地点

1001：收发器电路100的第一层

1002：收发器电路100的第二层

1003：收发器电路100的第三层

1004：第一导电穿孔层

1005：第二导电穿孔层

1301：第一电容130的端部

1401：第二电容140的端部

2301：第一电容230的端部

2401：第二电容240的端部

3301：第一电容330的端部

3401：第二电容340的端部

6201、7201：第一电感

6202、7202：第二电感

lna：低噪声放大器

pa：功率放大器

具体实施方式

图9是绘示现有技术的收发器电路的电路示意图，以及图8是绘示现有技术的对照例的收发器电路布局图，相较于图8的不对称电路布局结构，以下将提出本发明的第一实施例至第六实施例的对称的收发器电路布局图。其中，若略去图9中的功率放大器pa以及射频输出端rfout，图9亦是第一实施例至第五实施例的收发器电路示意图。

图1a是绘示本发明的第一实施例的收发器电路100布局图。收发器电路100包含信号耦合器101、带阻滤波器102以及基板103。信号耦合器101设置于基板103上，并且包含第一导电层图案110，第一导电层图案110以绕卷的形式设置于基板103上，并且包含第一端部111、第二端部112、第五端部113、第六端部114以及第七端部115。

其中，第五端部113对应于如图9所示的一次侧pa电流馈入点913，第六端部114对应于如图9所示的二次侧rf信号输出点914，以及第七端部115对应于如图9所示的二次侧接地点915。

参照图1a以及图9，图1a中的信号耦合器101以及带阻滤波器102分别对应于图9中的信号耦合器901以及带阻滤波器902；图1a中的第一端部111、第二端部112、第五端部113、第六端部114以及第七端部115分别对应于图9中的第一端部911、第二端部912、第五端部913、第六端部914以及第七端部915。

带阻滤波器102设置于基板103上，并且包含第二导电层图案120，第二导电层图案120以绕卷的形式设置于基板103上，其中，基板103可以具有多层结构，并且第一导电层图案110或第二导电层图案120可以横跨多层结构的不同层而设置，参照图1b至图1d的各层布局图所绘示的结构，以及参照图1e，收发器电路100的第一层1001以及第二层1002是通过第一导电穿孔层1004彼此电性连接，收发器电路100的第二层1002以及第三层1003是通过第二导电穿孔层1005彼此电性连接。

复参照图1a，于平面图(俯视图)中观察时，第二导电层图案120设置于第一导电层图案110内。第二导电层图案120包含第三端部121以及第四端部122。

带阻滤波器102进一步包含第一电容130以及第二电容140，第一电容130的一端部电性连接第三端部121，并且第一电容130的另一端部1301通过上述的多层结构电性连接至第一端部111，也就是说，第一电容130电性连接在第一端部111和第三端部121之间。第二电容140的一端电性连接第四端部122，并且第二电容140的另一端1401通过上述的多层结构电性连接至第二端部112，也就是说，第二电容140电性连接在第二端部112和第四端部122之间。

其中，带阻滤波器102、第三端部121、第四端部122、第一电容130以及第二电容140分别与图9中的带阻滤波器902、第三端部921、第四端部922、第一电容930以及第二电容940相对应。

如图1a所示，第一导电层图案110以及第二导电层图案120相对于第一虚拟轴线150可以大致呈对称的型态设置。更进一步地，第一导电层图案110以及第二导电层图案120亦相对于第二虚拟轴线160可以大致呈对称的型态设置，且第二虚拟轴线160可以垂直于第一虚拟轴线150。

在本实施例中，第一导电层图案110及第二导电层图案120可以大致呈环状型态且同心设置。更具体而言，如图1a所示，第一导电层图案110以及第二导电层图案120相对于第一虚拟轴线150可以大致呈对称的型态设置；第一导电层图案110以及第二导电层图案120相对于第二虚拟轴线160可以大致呈对称的型态设置，第一导电层图案110及第二导电层图案120可以大致呈环状型态，并且以第一虚拟轴线150以及第二虚拟轴线160相交的第一虚拟轴心170为中心而同心设置。

在本实施例中，第一电容130以及第二电容140可以设置于第一导电层图案110内，如图1a所示，第一电容130电性连接在第一端部111和第三端部121之间，并且设置在第一导电层图案110内；第二电容140电性连接在第二端部112和第四端部122之间，并且设置在第一导电层图案110内。参照图1a，第一电容130以及第二电容140相对于第一虚拟轴线150可以大致呈对称的型态设置。

在上述的实施例中(参照图1a)，包含于带阻滤波器102的第二导电层图案120、第一电容130以及第二电容140设置于第一导电层图案110内，其相较于现有技术减少了额外使用的芯片区域，(参照图8，在收发器电路800中，带阻滤波器802被设置于信号耦合器801外，增加了额外使用的芯片区域)；并且第一导电层图案110及第二导电层图案120以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，并且以第一虚拟轴线150以及第二虚拟轴线160相交的第一虚拟轴心170为中心而同心设置，其更进一步增加了收发器电路100的结构对称性。

如上所述的信号耦合器101可以是巴伦器(balun)，而带阻滤波器102可以是收发器电路100的工作频率的三倍频滤波器，例如，以wifi2.4ghz为例，带阻滤波器102可以是7.2ghz～7.5ghz带阻滤波器。

参照图2，其绘示本发明的第二实施例的收发器电路200布局图，收发器电路200包含信号耦合器101、带阻滤波器202以及基板103。

带阻滤波器202设置于基板103上，并且包含第二导电层图案220，第二导电层图案220以绕卷的形式设置于基板103上，其中，基板103可以具有多层结构，并且第一导电层图案110或第二导电层图案220可以横跨多层结构的不同层而设置，其结构类似于如上所述的收发器电路100的多层结构。并且，于平面图(俯视图)中观察时，第二导电层图案220设置于第一导电层图案110内。第二导电层图案220包含第三端部221以及第四端部222。

其中，第二实施例的收发器电路200与第一实施例的收发器电路100不同在于带阻滤波器202与带阻滤波器102结构，其他部分的描述将被省略。在第二实施例中，包含于带阻滤波器202中的第一电容230以及第二电容240是设置于第一导电层图案110外，相对于第一虚拟轴线150可以大致呈对称的型态设置，其中，第一电容230的一端部电性连接第一端部111，并且第一电容230的另一端部2301通过收发器电路200的多层结构电性连接至第三端部221，换句话说，第一电容230电性连接在第一端部111和第三端部221之间。第二电容240的一端电性连接第二端部112，并且第二电容140的另一端部2401通过收发器电路200的多层结构电性连接至第四端部222，亦即第二电容140电性连接在第二端部112和第四端部222之间。

在本实施例中(参照图2)，包含于带阻滤波器202的第二导电层图案220是设置于第一导电层图案110内，其相较于现有技术(参照图8)将带阻滤波器802设置于信号耦合器801外的设置方式减少了额外的芯片区域；并且第一导电层图案110及第二导电层图案220以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，并且以第一虚拟轴线150以及第二虚拟轴线160相交的第一虚拟轴心170为中心而同心设置，其更进一步增加了收发器电路200的结构对称性。

参照图3，其绘示本发明的第三实施例的收发器电路300布局图，收发器电路300包含信号耦合器101、带阻滤波器302以及基板103。第三实施例与第一实施例的主要差异在于，第二导电层图案320以绕卷的形式并大致呈二个并列的环状型态设置于基板103上。也就是说，第二导电层图案320可卷绕为两个环形结构。其中，基板103可以具有多层结构，并且第一导电层图案110或第二导电层图案320可以横跨多层结构的不同层而设置，其结构类似于第一实施例的收发器电路100的多层结构，且其线路连接方式亦类似于第一实施例。

带阻滤波器302包含第一电容330以及第二电容340，第一电容330的一端部电性连接第三端部321，并且第一电容330的另一端部3301通过收发器电路300的多层结构电性连接至第一端部111，也就是说，第一电容330电性连接在第一端部111和第三端部321的间。第二电容340的一端部电性连接第四端部322，并且第二电容340的另一端部3401通过收发器电路300的多层结构电性连接第二端部112，也就是说，第二电容340电性连接在第二端部112和第四端部322之间。

如图3所示，第一导电层图案110以及第二导电层图案320相对于第一虚拟轴线150可以大致呈对称的型态设置。第一导电层图案110以及第二导电层图案320亦可相对于第二虚拟轴线160大致呈对称的型态设置。其中，第二虚拟轴线160可以垂直于第一虚拟轴线150。

其中，包含于带阻滤波器302的第二导电层图案320、第一电容330以及第二电容340设置于第一导电层图案110内，其相较于现有技术(参照图8)将带阻滤波器802设置于信号耦合器801外的设置方式减少了额外使用的芯片区域；并且第一导电层图案110及第二导电层图案320以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，其更进一步增加了收发器电路300的结构对称性。

参照图4，其绘示本发明的第四实施例的收发器电路400布局图，收发器电路400包含信号耦合器101、带阻滤波器402以及基板103。

类似于第三实施例，带阻滤波器402设置于基板103上，并且包含第二导电层图案420，第二导电层图案420以绕卷的形式并大致呈二个并列的环状型态设置于基板103上，其中，基板103可以具有多层结构，并且第一导电层图案110或第二导电层图案420可以横跨多层结构的不同层而设置，其结构类似于如上所述的收发器电路100的多层结构。并且其中，第四实施例的收发器电路400与第三实施例的收发器电路300不同在于带阻滤波器402与带阻滤波器302结构的不同。在第四实施例中，包含于带阻滤波器402中的第一电容430以及第二电容440是设置于第一导电层图案110外，相对于第一虚拟轴线150可以大致呈对称的型态设置，其中，第一电容430的一端部电性连接第一端部111，并且第一电容430的另一端部4301通过收发器电路400的多层结构电性连接至第三端部421，也就是说，第一电容430电性连接在第一端部111和第三端部421之间。第二电容440的一端电性连接第二端部112，并且第二电容140的另一端部4401通过收发器电路400的多层结构电性连接至第四端部422，也就是说，第二电容440电性连接在第二端部112和第四端部422之间。

在上述的实施例中(参照图4)，包含于带阻滤波器402的第二导电层图案420是设置于第一导电层图案110内，其相较于现有技术(参照图8)将带阻滤波器802设置于信号耦合器801外的设置方式减少了额外使用的芯片区域；并且第一导电层图案110及第二导电层图案420以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，其更进一步增加了收发器电路400的结构对称性。

参照图5，其绘示本发明的第五实施例的收发器电路500布局图。收发器电路500包含信号耦合器101、带阻滤波器502以及基板103。其中，信号耦合器101包含第一导电层图案110，可以大致卷绕呈多边形的环状型态，例如矩形、六邉型或八边形等。带阻滤波器502设置于基板103上，并且包含第二导电层图案520，第二导电层图案520以绕卷的形式设置于基板103上，包含第三端部521以及第四端部522。于平面图(俯视图)中观察时，第二导电层图案520设置于第一导电层图案110周边。其中，第二导电层图案520于由第一导电层图案110所围绕的多边形的四个边外围分别环绕而串接设置。基板103可以具有多层结构，并且第一导电层图案110或第二导电层图案520可以横跨多层结构的不同层而设置，其结构类似于如上所述第一实施例的收发器电路100的多层结构。

带阻滤波器502包含第一电容530以及第二电容540，第一电容530的一端电性连接第一端部111，并且第一电容530的另一端电性连接第三端部521，也就是说，第一电容530电性连接在第一端部111和第三端部521之间。第二电容540的一端电性连接第二端部112，并且第二电容540的另一端电性连接第四端部522，也就是说，第二电容540电性连接在第二端部112和第四端部522之间。

参照图5，第一导电层图案110以及第二导电层图案520相对于第一虚拟轴线150可以大致呈对称的型态设置，且第一导电层图案110以及第二导电层图案520亦可相对于第二虚拟轴线160大致呈对称的型态设置。其中第二虚拟轴线160可以垂直于第一虚拟轴线150。

在本实施例中，第一电容530以及第二电容540可以设置于第一导电层图案110外，第一电容530电性连接在第一端部111和第三端部521之间，并且设置在第一导电层图案110外；第二电容540电性连接在第二端部112和第四端部522之间，并且设置在第一导电层图案110外。第一电容530以及第二电容540相对于第一虚拟轴线150可以大致呈对称的型态设置。

在上述的实施例中(参照图5)，包含于带阻滤波器502的第二导电层图案520、第一电容530以及第二电容540设置于第一导电层图案110外围，且第一导电层图案110及第二导电层图案520以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，其相较于现有技术(参照图8)将带阻滤波器802设置于信号耦合器801外的设置方式增加了收发器电路500的结构对称性。

关于上述收发器电路的应用，其通常与功率放大器pa串接使用(参照图9，功率放大器pa)。参照表1，将功率放大器pa串接收发器电路800(对照例)、100(第一实施例)、200(第二实施例)、300(第三实施例)、400(第四实施例)或500(第五实施例)时的各种rf特性进行比较：

表1

其中，第一栏表示如图9所示的电路中无带阻滤波器902时的各种rf特性；以及其中，功率放大器pa的最大输出功率为psat，在高输入功率下，功率放大器pa的增益值(gain)会降低，p1db则代表增益值减少1db时功率放大器pa的输出功率；ampm(deg)25dbm代表输出功率达到25dbm时，由于信号振幅(am)改变造成的相位变化量(pm)；2nd/3rd(dbm)@18dbm代表输出功率达到18dbm时，二次谐波/三次谐波的dbm值；以及id_pa(ma)dc/18dbm代表当功率放大器pa没有输入功率及输出功率时，功率放大器pa的电流(dc)，以及当功率放大器pa的输出功率达到18dbm时，功率放大器pa的电流(18dbm)。

参照表1，当如图9所示的电路中无带阻滤波器902，三次谐波功率值为-15dbm；当功率放大器pa与收发器电路800进行串接，三次谐波功率降低为-23dbm；当功率放大器pa与收发器电路100或200进行串接，三次谐波功率降低为-23.73dbm；当功率放大器pa与收发器电路300或400进行串接，三次谐波功率降低为-24dbm；当功率放大器pa与收发器电路500进行串接，三次谐波功率降低为-23dbm。也就是说，带阻滤波器802、102、202、302、402或502(对应于带阻滤波器902)使三次谐波功率进一步降低了约8dbm至约9dbm。然而，相较于对照例中的收发器电路800，第一实施例的收发器电路100、第二实施例的收发器电路200、第三实施例的收发器电路300、第四实施例的收发器电路400以及第五实施例的收发器电路500皆耗费了较少的芯片面积，并增加了芯片结构的对称性。除此之外，参照表1，第一实施例的收发器电路100、第二实施例的收发器电路200、第三实施例的收发器电路300、第四实施例的收发器电路400、第五实施例的收发器电路500或对照例的收发器电路800与功率放大器pa串接使用时，其他的rf特性与如图9所示的电路中无带阻滤波器902时大致相同。

参照图11，其绘示本发明一实施例的带阻滤波器的电感品质因数q值对频率的变化示意图。其中，曲线(a)代表带阻滤波器102、202、302、402或502中的任一个单独设置时的电感品质因数q值；曲线(b)代表在对照例收发器电路800中的带阻滤波器802的电感品质因数q值；曲线(c)代表在第一实施例收发器电路100中的带阻滤波器102或在第二实施例收发器电路200中的带阻滤波器202的电感品质因数q值；曲线(d)代表在第三实施例收发器电路300中的带阻滤波器302或在第四实施例收发器电路400中的带阻滤波器402的电感品质因数q值；曲线(e)代表在第五实施例收发器电路500中的带阻滤波器502的电感品质因数q值。

参照图11，应当了解，当带阻滤波器102、202、302、402或502中的任一个设置于其他信号耦合器中或围绕于其他信号耦合器外，带阻滤波器的电感品质因数q值可能受到信号耦合器的影响。对于wifi2.4ghz的应用的三次谐波(约7.2ghz至约7.5ghz)来说，设置于信号耦合器101中或围绕于信号耦合器101外的带阻滤波器102、202、302、402以及502皆有良好的电感品质因数q值表现。尤其，在收发器电路300中的带阻滤波器302或在收发器电路400中的带阻滤波器402的电感品质因数q值受信号耦合器101的影响较小。

参考表1及图11，通过模拟验证本发明所提出的收发器电路对于三次谐波有良好的滤波效果，并且相较于现有技术减少了芯片面积的使用，亦增加了芯片结构的对称性。

参照图6及图7，图6是绘示本发明的第六实施例的收发器电路布局图，图7是绘示包括图6所绘示的收发器电路600的电路示意图。收发器电路600包含信号耦合器601、带阻滤波器602以及基板103。信号耦合器601设置于基板103上，并且包含第一导电层图案610，第一导电层图案610以绕卷的形式设置于基板103上，并且包含第一端部611、第二端部612、第八端部613以及第九端部614。

其中，图7所绘示的lna为低噪声放大器，pa为功率放大器，信号耦合器701对应于图6中的信号耦合器601；以及第一端部711、第二端部712、第八端部713以及第九端部714分别对应于图6中的第一端部611、第二端部612、第八端部613以及第九端部614。

参照图6，带阻滤波器602设置于基板103上，并且包含第二导电层图案620。于平面图(俯视图)中观察时，第二导电层图案620设置于第一导电层图案610内，第二导电层图案620以绕卷的形式设置于基板103上并包含以环状型态设置在基板上的第一电感6201以及第二电感6202、第一电容630以及第二电容640。其中，基板103可以具有多层结构，并且第一导电层图案610和/或第二导电层图案620可以横跨多层结构的不同层而设置。第一电感6201电性连接在第一端部611和第一电容630之间，第二电感6202电性连接在第二端部612和第二电容640之间，如图6所示。

复参照图7，第一电感7201以及第二电感7202、第一电容730以及第二电容740分别对应于图6中的第一电感6201以及第二电感6202、第一电容630以及第二电容640。第一导电层图案610以及第二导电层图案620相对于第一虚拟轴线150可以大致呈对称的型态设置。第一导电层图案610以及第二导电层图案620亦可相对于第二虚拟轴线160大致呈对称的型态设置，且第二虚拟轴线160可以垂直于第一虚拟轴线150，如图6所示。

在上述的实施例中(参照图6)，包含于带阻滤波器602的第二导电层图案620设置于第一导电层图案610内，其相较于现有技术(参照图8)将带阻滤波器802设置于信号耦合器801外的设置方式减少了额外使用的芯片区域；并且第一导电层图案610及第二导电层图案620以第一虚拟轴线150以及第二虚拟轴线160大致呈对称的型态设置，其更进一步维持或增加了收发器电路600的结构对称性。

参照表2，将功率放大器pa串接第六实施例的收发器电路600时的各种rf特性进行比较：其中，第一栏表示如图7所示的电路中无带阻滤波器702时的各种rf特性，第二栏表示当信号耦合器701以及带阻滤波器702以第六实施例所公开的方式串接于图7所示的电路中时的各种rf特性。

表2

参照表2，当如图7所示的电路中无带阻滤波器702，二次谐波功率值为-26dbm；当信号耦合器701以及带阻滤波器702以第六实施例所公开的方式串接于图7所示的电路中，二次谐波功率降低为-31dbm。也就是说，对应于带阻滤波器702的带阻滤波器602使二次谐波功率进一步降低了约5dbm。显而易见地，将带阻滤波器602设置于已经存在的无源元件如第六实施例所示的信号耦合器601中，使得二次谐波的滤波效果获得了提升、维持甚至更佳化了芯片的对称性并且避免了额外使用的芯片区域。应当了解，由于信号耦合器601的自振频率远高于带阻滤波器602的操作频率，带阻滤波器602的电感品质因数q值受到信号耦合器601的影响得以被忽略。

参考表2，通过模拟验证本发明所提出的收发器电路对于二次谐波有良好的滤波效果，其维持甚至更佳化了芯片的对称性，亦避免了额外使用的芯片区域。

参照图10，其绘示了本发明一实施例的收发器电路的布线配置方法流程图，包含了二个步骤，第一步骤s610涉及信号耦合器的设置，以及第二步骤s620涉及带阻滤波器的设置。

其中，第一步骤s610涉及信号耦合器的设置，是设置信号耦合器于基板上，信号耦合器包含卷绕的第一导电层图案。第一导电层图案是设置为相对于第一虚拟轴线大致呈对称型态。

第二步骤s620涉及带阻滤波器的设置，主要是设置带阻滤波器(bandstopfilter)于该基板上，而此带阻滤波器包含卷绕的第二导电层图案。其中，第二导电层图案是设置为相对于第一虚拟轴线大致呈对称型态。