本发明属于涉及电子电路设计及微电子领域，具体涉及为一种无极性RS-485收发器。
背景技术：
无极性RS485总线对现场装机提供很大的便利，无需区分线别，只要接线可靠即可。后期加装设备也无需盘查现有线路，节省人力。在国家电网公司企业标准Q/GDW 1354-2013 《智能电能表功能规范》第4.9.1 RS485通讯第f)条要求中已经明确规定，“RS485接口应能保证在485总线上正、反接线都能正常通信。”
公开号为CN102521193B的专利号申请《无极性RS-485接口电路》公开了一种无极性RS-485接口芯片，其得到的“无极性RS-485芯片”对于接线极性的判断依据为总线初始状态下A、B线间保持VAB>200Mv，其实现方式一般为在RS485总线主节点端增加上、下拉电阻实现，其电阻值一般在1～10KΩ之间，当总线节点增多、线路接线和各节点上的接口保护器件的增加，由于线路压降和保护器件的漏电流，上、下拉提供的电流不足以保证在远端节点上提供需要的电压差。尤其是在恶劣条件下，当RS485总线需要连接端接电阻典型值为120Ω来改善总线波形时，该芯片无法正确判断接线极性。
技术实现要素：
本发明的目的在于克服上述提到的缺陷和不足，而提供一种无极性RS-485收发器。
本发明实现其目的采用的技术方案如下。
一种无极性RS-485收发器，包括RS-485总线L1线、RS-485总线L2线、用以接受RS-485总线信号的接收器以及用以向RS-485总线传输信号的驱动器；
所述接收器包括第一差分接收器和第二差分接收器；
所述第一差分接收器，包括输入端U13_A、输入端U13_B、输出端U13_RO和使能端U13_RE；
所述第二差分接收器，包括输入端U14_A、输入端U14_B、输出端U14_RO和使能端U14_RE；
所述驱动器包括差分发送器，
所述差分发送器包括输入端U15_DI、输出端U15_A、输出端U15_B和使能端U15_DE；
所述第一差分接收器的输入端U13_A、第二差分接收器的输入端U14_B和差分发送器的输出端U15_A均连接RS-485总线L2；
所述第一差分接收器的输入端U13_B、第二差分接收器的输入端U14_A、差分发送器的输出端U15_B均连接RS-485总线L1线。
一种无极性RS-485收发器，还包括第10电阻和第11电阻；所述第10电阻一端连接RS-485总线L2线，另一端接地；所述第11电阻连接RS-485总线L1线，另一端接地。
一种无极性RS-485收发器，还包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一二极管、第二二极管、第三二极管、第一电容、第二电容、第一非门、第二非门、第一RS触发器、第一与门、第一锁存器、第二锁存器、第一三态门、第一异或门、第二三态门、接收输出引脚、接收使能引脚、VCC供电线；
所述第一非门，包括输入端U1_A和输出端U1_Y；
所述第二非门，包括输入端U2_A和输出端U2_Y；
所述第一RS触发器，包括信号端U3_CP、输入端U3_SD、输入端U3_RD、输出端U3_Q、输出端U3_D。
所述第一与门，包括输入端U5_A、输入端U5_B和输出端U5_Y；
所述第一锁存器，包括使能端U6_LE、输入端U6_D、输出端U6_Q；
所述第二锁存器，包括使能端U7_LE、输入端U7_D、输出端U7_Q；
所述第一三态门，包括输入端U9_A、输出端U9_Y和使能端U9_OE；
所述第一异或门，包括输入端U10_A、输入端U10_B、输出端U10_Y；
所述第二三态门，包括输入端U11_A、输出端U11_Y和使能端U11_OE；
所述第一非门的输入端U1_A连接接收输出引脚和第一与门的输出端U5_Y；所述第一非门的输出端U1_Y连接第一二极管的输出端；所述第一二极管的输入端连接第一电阻的一端、第一电容的一端、第一RS触发器的信号端U3_CP；第一电阻的另一端连接VCC供电线；第一电容的另一端接地；
所述第二非门的输入端U2_A连接接收使能引脚，输出端U2_Y连接第二二极管的输出端；所述第二二极管的输入端连接第二电阻的一端、第一RS触发器的输入端U3_SD、第三二极管的输入端；第二电阻的另一端连接连接VCC供电线；第三二极管的输出端连接第二电容的一端和第五电阻的一端；第二电容的另一端接地；第五电阻的另一端连接第一异或门的输出端U10_Y；
所述第一RS触发器的输入端U3_RD连接VCC供电线，输出端U3_Q连接第一锁存器的使能端U6_LE和第二锁存器的使能端U7_LE，输出端U3_D接地；
所述第一与门的输入端U5_A连接第四电阻的一端、第一锁存器的输入端U6_D、第一三态门的输出端U9_Y，输入端U5_B连接第三电阻的一端、第二锁存器的输入端U7_D、第二三态门的输出端U11_Y；第四电阻的另一端、第三电阻的另一端均连接VCC供电线；
所述第一锁存器的输出端U6_Q连接第二三态门的使能端U11_OE；
所述第二锁存器的输出端U7_Q连接第一三态门的使能端U9_OE；
所述第一三态门的输入端U9_A连接第六电阻的一端、第一差分接收器的输出端U13_RO、第一异或门的输入端U10_A；第六电阻的另一端连接VCC供电线；
所述第一异或门的输入端U10_B连接第七电阻的一端、第二三态门的输入端U11_A、第二差分接收器的输出端U14_RO；第七电阻的另一端连接VCC供电线。
4.如权利要求1所述的一种无极性RS-485收发器，其特征在于，还包括：发送使能脚、发送输入引脚、第三非门、第一或门、第二RS触发器、第九电阻、第十二电阻；
所述第三非门，包括输入端U4_A和输出端U4_Y；
所述第一或门，包括输入端U8_A、输入端U8_B和输出端U8_Y；
所述第二RS触发器，包括信号端U12_CP、输入端U12_SD、输入端U12_RD、输出端U12_Q、输出端U12_D；
所述第三非门的输入端U4_A连接发送使能脚、第二RS触发器的输入端U12_RD、第九电阻的一端，输出端U4_Y连接第一或门的输入端U8_A；第九电阻的另一端接地；
所述第一或门的输入端U8_B连接发送输入引脚、第十二电阻的一端、差分发送器的输入端U15_DI，输出端U8_Y连接第二RS触发器的信号端U12_CP；第十二电阻的另一端连接VCC供电线；
所述第二RS触发器的输入端U12_SD和输出端U12_D均连接接VCC供电线，输出端U12_Q连接差分发送器的使能端U15_DE。
本发明所述的RS485收发器可以实现RS485总线无极性连接，所述电路通过双差分接收器交叉连接，对总线电平进行逻辑判断；通过异或门判断总线上是否有有效信号；通过触发器、锁存器保持极性选择和状态复位；通过触发器实现数据起始位开始发送。本发明所述的RS485收发器可以让RS485总线不再区分A线、B线，简化现场施工，便于维护，提高系统的可靠性。
附图说明
图1是本发明的逻辑电路图。
具体实施方式
下面结合附图，对本发明作进一步详细说明。
一种无极性RS-485收发器，包括RS-485总线L1线、RS-485总线L2线、用以接受RS-485总线信号的接收器以及用以向RS-485总线传输信号的驱动器；
所述接收器包括第一差分接收器U13和第二差分接收器U14；
所述第一差分接收器U13，包括输入端U13_A、输入端U13_B、输出端U13_RO和使能端U13_RE；
所述第二差分接收器U14，包括输入端U14_A、输入端U14_B、输出端U14_RO和使能端U14_RE；
所述驱动器包括差分发送器U15，
所述差分发送器U15包括输入端U15_DI、输出端U15_A、输出端U15_B和使能端U15_DE；
所述第一差分接收器U13的输入端U13_A、第二差分接收器U14的输入端U14_B和差分发送器U15的输出端U15_A均连接RS-485总线L2；
所述第一差分接收器U13的输入端U13_B、第二差分接收器U14的输入端U14_A、差分发送器U15的输出端U15_B均连接RS-485总线L1线。
具体的，一种无极性RS-485收发器，还包括：
第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第10电阻R10、第11电阻R11、第十二电阻R12、第一二极管D1、第二二极管D2、第三二极管D3、第一电容C1、第二电容C2、第一非门U1、第二非门U2、第一RS触发器U3、第三非门U4、第一与门U5、第一锁存器U6、第二锁存器U7、第一或门U8、第一三态门U9、第一异或门U10、第二三态门U11、第二RS触发器U12、接收输出引脚RO、接收使能引脚nRE、VCC供电线、发送使能脚DE、发送输入引脚DI。
所述第一非门U1，包括输入端U1_A和输出端U1_Y；
所述第二非门U2，包括输入端U2_A和输出端U2_Y；
所述第一RS触发器U3，包括信号端U3_CP、输入端U3_SD、输入端U3_RD、输出端U3_Q、输出端U3_D。
所述第三非门U4，包括输入端U4_A和输出端U4_Y。
所述第一与门U5，包括输入端U5_A、输入端U5_B和输出端U5_Y；
所述第一锁存器U6，包括使能端U6_LE、输入端U6_D、输出端U6_Q；
所述第二锁存器U7，包括使能端U7_LE、输入端U7_D、输出端U7_Q；
所述第一或门U8，包括输入端U8_A、输入端U8_B和输出端U8_Y。
所述第一三态门U9，包括输入端U9_A、输出端U9_Y和使能端U9_OE；
所述第一异或门U10，包括输入端U10_A、输入端U10_B、输出端U10_Y；
所述第二三态门U11，包括输入端U11_A、输出端U11_Y和使能端U11_OE；
所述第二RS触发器U12，包括信号端U12_CP、输入端U12_SD、输入端U12_RD、输出端U12_Q、输出端U12_D；
所述第一非门U1的输入端U1_A连接接收输出引脚RO和第一与门U5的输出端U5_Y；所述第一非门U1的输出端U1_Y连接第一二极管D1的输出端；所述第一二极管D1的输入端连接第一电阻R1的一端、第一电容C1的一端、第一RS触发器U3的信号端U3_CP；第一电阻R1的另一端连接VCC供电线；第一电容C1的另一端接地；
所述第二非门U2的输入端U2_A连接接收使能引脚nRE，输出端U2_Y连接第二二极管D2的输出端；所述第二二极管D2的输入端连接第二电阻R2的一端、第一RS触发器U3的输入端U3_SD、第三二极管D3的输入端；第二电阻R2的另一端连接连接VCC供电线；第三二极管D3的输出端连接第二电容C2的一端和第五电阻R5的一端；第二电容C2的另一端接地；第五电阻R5的另一端连接第一异或门U10的输出端U10_Y；
所述第一RS触发器U3的输入端U3_RD连接VCC供电线，输出端U3_Q连接第一锁存器U6的使能端U6_LE和第二锁存器U7的使能端U7_LE，输出端U3_D接地；
所述第三非门U4的输入端U4_A连接发送使能脚DE、第二RS触发器U12的输入端U12_RD、第九电阻R9的一端，输出端U4_Y连接第一或门U8的输入端U8_A；第九电阻R9的另一端接地；
所述第一与门U5的输入端U5_A连接第四电阻R4的一端、第一锁存器U6的输入端U6_D、第一三态门U9的输出端U9_Y，输入端U5_B连接第三电阻R3的一端、第二锁存器U7的输入端U7_D、第二三态门U11的输出端U11_Y；第四电阻R4的另一端、第三电阻R3的另一端均连接VCC供电线；
所述第一锁存器U6的输出端U6_Q连接第二三态门U11的使能端U11_OE；
所述第二锁存器U7的输出端U7_Q连接第一三态门U9的使能端U9_OE；
所述第一或门U8的输入端U8_B连接发送输入引脚DI、第十二电阻R12的一端、差分发送器U15的输入端U15_DI，输出端U8_Y连接第二RS触发器U12的信号端U12_CP；第十二电阻R12的另一端连接VCC供电线；
所述第一三态门U9的输入端U9_A连接第六电阻R6的一端、第一差分接收器U13的输出端U13_RO、第一异或门U10的输入端U10_A；第六电阻R6的另一端连接VCC供电线；
所述第一异或门U10的输入端U10_B连接第七电阻R7的一端、第二三态门U11的输入端U11_A、第二差分接收器U14的输出端U14_RO；第七电阻R7的另一端连接VCC供电线。
所述第二RS触发器U12的输入端U12_SD和输出端U12_D均连接接VCC供电线，输出端U12_Q连接差分发送器U15的使能端U15_DE。
所述第10电阻R10一端连接RS-485总线L2线，另一端接地；所述第11电阻R11连接RS-485总线L1线，另一端接地。
第二RS触发器U12，实现数据起始位开始发送。
本电路通过RC滤波，去除总线信号交叉过零时可能引起的误判；通过接收使能信号，释放锁存信号，复位检测电路；通过异或门输出的电平有效信号，延时打开或复位锁存信号，复位检测电路；通过接收输出信号，延时打开锁存使能信号；通过发送使能和发送输入信号，在发送使能有效高电平且发送数据位为0低电平时使用差分发送器，并锁定发送状态，直至发送使能信号为无效低电平；通过内置总线下拉电阻，避免在无数据传输时总线受干扰波动。
在初始状态下，接收使能引脚nRE，低有效由内部第八电阻R8处于高电平，第一差分接收器U13输出端U13_RO、第二差分接收器U14输出端U14_RO均为高阻态，通过第六电阻R6、第七电阻R7处于高电平状态，此时第一异或门U10输出低电平，第二非门U2输出低电平。因此第一RS触发器U3输出高电平，第一锁存器U6、第二锁存器U7处于直通状态，第一三态门U9、第二三态门U11均处于打开状态，输出高电平，通过第一与门U5，在接收输出引脚RO上输出高电平，该信号通过第一非门U1，使第一RS触发器U3的信号端U3_CP处于低电平状态。高有效的发送使能脚DE与第九电阻R9均处于低电平，第二RS触发器U12的输出端U12_Q输出为低电平，差分发送器U15处于无效状态，此时RS-485总线L1线、RS-485总线L2线通过内部下拉电阻保持低电平状态。
当高有效的发送使能脚DE为高电平时，第二RS触发器U12的输入端U12_RD为高电平，当发送输入引脚DI由高电平变为低电平时，或第一或门U8的输入端均为低电平，输出变为高电平，在第二RS触发器U12的信号端U12_CP产生由低到高的触发信号，第二RS触发器U12的输出端U12_Q输出高电平，差分发送器U15处于使能状态，发送输入引脚DI上的信号由差分发送器U15发送到RS-485总线L1线、RS-485总线L2线上。当发送输入引脚DI输入端输入为高电平时，输出信号为L1高电平，L2低电平，当发送输入引脚DI输入端输入为低电平时，输出信号为L1低电平，L2高电平。
当低有效的接收使能引脚nRE为低电平时，第一差分接收器U13、第二差分接收器U14处于使能状态，当RS-485总线L1线、RS-485总线L2线上无数据传输均为低电平时，第一差分接收器U13、第二差分接收器U14均输出为高电平，后端电路状态与初始状态相同。接收使能信号经由第二非门U2产生高电平，第二二极管D2关闭。当总线由无效态转为传输态时，第一个数据为固定为信号“0”，即发送端L1低电平，L2高电平，如果接线方式为直连，即L1-L1，L2-L2，此时第一差分接收器U13输出端U13_RO为低电平，第二差分接收器U14输出端U14_RO为高电平，两路接收信号分别通过处于打开状态的第一三态门U9、第二三态门U11，至第一与门U5，在接收输出引脚RO上输出低电平。因为此时第一锁存器U6、第二锁存器U7均处于打开状态，所以第一锁存器U6输出为低电平，第二锁存器U7输出为高电平，第一三态门U9保持打开状态，第二三态门U11处于关闭状态，输出为高阻态，通过第三电阻R3，继续保持为高电平。同时该信号通过第一非门U1，产生高电平，第一二极管D1关闭，第一电阻R1开始对第一电容C1电。同时，第一差分接收器U13、第二差分接收器U14的输出信号在第一异或门U10输出端产生高电平，经由第五电阻R5对第二电容C2充电，第一RS触发器U3的输入端U3_SD电压逐渐升高至高电平。因电路参数设置中时间常数tC1>tC2，所以当第一RS触发器U3的信号端U3_CP电压达到高电平阀值时，其输入端U3_SD的电平已经为高电平，产生触发信号，在其输出端U3_Q输出低电平，将第一锁存器U6、第二锁存器U7置为锁存状态，将第一三态门U9锁定为打开状态，第二三态门U11锁定为关闭状态。如果接线方式为交叉，即L1-L2，L2-L1，则第一差分接收器U13输出端U13_RO为高电平，第二差分接收器U14输出端U14_RO为低电平，经过上述逻辑，最终将第一三态门U9锁定为关闭状态，第二三态门U11锁定为打开状态。
当数据接收完成，将低有效的接收使能引脚nRE置为无效状态(高电平)，第一差分接收器U13、第二差分接收器U14处于无效状态，输出为高阻态，输出端U13_RO、输出端U14_RO由上拉电阻保持为高电平，第一异或门U10输出低电平，第二电容C2放电，第二二极管D2导通，第一RS触发器U3置为1，第一锁存器U6、第二锁存器U7处于打开状态，电路恢复为初始状态。
上述电路描述中，第二电容C2延时电路是为消除总线数据变位时，因差分接收器对高、低电平阀值的不同，会产生短时间同电平输出，引起电路误判。第一电容C1延时电路是为了保证在第一RS触发器U3的信号端U3_CP产生上升沿触发信号时，其输入端U3_SD已经处于可靠的高电平状态，保证触发电路可靠工作。
上述电路描述中，接收使能引脚nRE(低有效)经由第二非门U2及第二二极管D2连接至第一RS触发器U3的输入端U3_SD，是为了在总线有数据传输时，通过接收使能引脚nRE释放第一锁存器U6、第二锁存器U7，使电路恢复初始状态，与来自第一异或门U10的延时控制信号为逻辑与。
上述电路中，延时电路R1+C1设置时间常数为t1=2μs，延时电路R5+C2设置时间常数为t2=1μs。
增加：1.延时电路时间；2.自动方向控制功能。
本发明按照实施例进行了说明，在不脱离本原理的前提下，本装置还可以作出若干变形和改进。应当指出，凡采用等同替换或等效变换等方式所获得的技术方案，均落在本发明的保护范围内。