基于可变址二维OCDMA电子编解码的光传输系统的制作方法

本实用新型属于光纤通信技术领域，具体涉及一种基于可变址二维OCDMA电子编解码以及结合SCM和WDM的光传输系统。

背景技术：

光码分多址(OCDMA)无源光网络具有安全性强、异步接入、容量可变、多速率传输、综合服务强等优点。目前，对于OCDMA系统，由于差拍噪声和多址干扰(MAI)的存在，一般需要采用光阈值器、高速光开关、光强度调制器等昂贵部件，再加上发射端一般采用超短脉冲激光器，系统的实施成本高昂，条件苛刻，灵活性较差。为了解决差拍噪声问题，一些电域处理OCDMA系统相继被提出。现有的电域处理OCDMA编解码器主要有以下三种方案：一种是采用无线CDMA中的双极性码处理用户信号CDMA-PON系统；第二种是利用分布式横向滤波器(DTF)对信号进行一维单极性编解码；第三种是采用电域空间编码的频域多阶幅度编码。

CDMA-PON系统在发送端，先将各用户数据在电域进行CDMA编码，之后将各用户编码后的数据耦合在一起再调制到激光上，在光纤中进行传输。其好处除了消除拍频噪声之外，较之直接传输，可以得到额外的编码增益。但这种方案是对电信号进行时域的直接扩频，用户信号速率是码片速率的码长倍，电域编解码器要具有切片速率的数据处理能力，而电域的处理速度存在“电子瓶颈”，如果为了提高用户数量增加码长，则会限制数据的传输速率。电域空间编码是在电域对各用户信号进行空间编码，这种方法避免了码片速率的电信号处理，因而各用户速率可以不受码片速率的限制；同时该方案将各路信号解复用之后分别解码也避免了差拍噪声。但是一个显著的问题是，随着空间编码器码长的增加，光电器件数量也将线性增加，这大大增加了系统的实施成本。

技术实现要素：

本实用新型提供一种可变址二维OCDMA电子编解码电路与副载波复用(SCM)和波分复用(WDM)结合的方案，用以解决差拍噪声和多址干扰的问题，同时避免了采用多路光开关、ASE光源、光强度调制器、光阈值器等极其昂贵的光器件，降低了成本和设备复杂度。本实用新型在频域输出端采用或运算，使各用户信号在频域不产生幅度叠加，相当于频域输出加了个光硬限幅器的作用，可有效抑制多址干扰。本实用新型可以利用高速的并行FPGA进行硬件编程，提高编解码的灵活变址能力。同时结合SCM和WDM技术，使得一个发射机(OLT)包含多个OCDMA编解码器，在二维OCDMA地址码本身地址容量的基础上，更加大大的扩大了接入用户。

本实用新型提供的是一种基于可变址二维OCDMA电子编解码的光传输系统，包括顺序连接的发送部分、光纤链路和接收部分。所述发送部分主要由依次串联的二维电域OCDMA编码电路、副载波复用编码电路和波分复用器构成。所述二维电域OCDMA编码电路主要由依次串联的电时域延时编码器、电频域编码器以及或运算单元构成。所述副载波复用编码电路主要由依次顺序连接的QAM调制电路、副载波震荡生产器、移相器、乘法器以及加法器构成。所述接收部分主要由依次串联的波分解复用器、副载波解复用电路、二维电域OCDMA解码电路构成。所述副载波解复用电路主要由依次顺序连接的QAM解调电路、副载波同步震荡生产器、移相器、乘法器、分束器以及匹配滤波器构成。所述二维电域OCDMA解码电路主要由顺序连接的电频域解码器、电时域反延时解码器以及阈值判决器构成。

附图说明

图1为本实用新型的电路结构示意图。

图2为本实用新型中的FPGA二维电域OCDMA编码电路示意图。

图3为本实用新型中的副载波复用(SCM)编码电路示意图。

图4为本实用新型中的副载波解复用电路示意图。

图5为本实用新型中的FPGA二维电域OCDMA解码电路示意图。

具体实施方式

实施例包括顺序连接的发送部分、光纤链路和接收部分。如图1所示，发送部分包括依次串联的二维电域OCDMA编码电路、副载波复用(SCM)编码电路、波分复用器(WDM)。如图2所示，上述的二维电域OCDMA编码电路，包括依次串联的电时域延时编码器、电频域编码器、或运算单元。其中电时域延时编码器，由D触发器或者寄存器组成的移位寄存器构成；电频域编码器由“寄存器块”构成；或运算单元由“或门”构成。

这里给出一个优选的二维电域OCDMA编解码电路的具体编解码方法，当然也可以采用其他现有的编解码方法。

编码过程如下：用户光地址码集为(N×L，ω，λa，λb)，其中N为频率片(波片)数目，L为光地址码的时间片数目，ω为码重(“1”的个数)，λa和λb为自相关和互相关峰值；每个用户码字为一个N×L的码字矩阵，(a0，b0)、(a1，b1)、…、(a(ω-1)，b(ω-1))为码字矩阵中“1”的坐标；b(t)为用户比特流信号；ε为用户数据比特脉冲宽度，既最小延时单元，与FPGA内部时钟有关。

步骤1：用户比特流电信号b(t)进入编码器后，首先根据地址码码重ω，利用寄存器复制成ω份。这ω份个寄存器的数据，再分别进入ω个移位寄存器。利用FPGA的位寻址功能，通过地址码分配管理器发送过来的地址码时间片b₀、b₁、…、b_ω-1作为地址，控制移位寄存器抽头位置，从而实现b₀ε、b₁ε、b₂ε、…、b_ω-1ε延时单元的延时，得到时域编码的ω路延时编码数据。其中移位寄存器相当于光纤延时线的作用。

步骤2：ω路延时数据，进入电频域编码器。电频域编码器由一个位地址容量为N*P的寄存器组成，其中N为并行用户数，P为频域通道数。每N位为一组，对应于一个频域通道，总共有P个频域通道。如位地址Address[N-1：0]为通道0，位地址Addr_ess[2N-1：N]为通道1，位地址Addr_ess[(N*P)：N*(P-1)]为通道P-1。

利用FPGA的位寻址功能，通过地址码分配管理器发送过来的地址码频率片a₀、a₁、a₂、…、a_ω-1作为地址，控制ω路延时数据进入电频域编码寄存器中相应频域通道单元中相应的位置。既：用户1的第一路延时数据，进入电频域编码寄存器的Address[a₀*N]，对应于频率通道a₀。第二路延时数据，进入电频域编码寄存器的Address[a₁*N]，对应于频率通道a₁。第ω路延时数据，进入电频域编码寄存器的Address[a_ω-1*N]，对应于频率通道a_ω-1。

设置用户2的地址码频率片为b₀、b₁、b₂、…、b_ω-1。

用户2的第一路延时数据，进入电频域编码寄存器的Address[b₀*N+1]，对应于频率通道b₀。第二路延时数据，进入电频域编码寄存器的Address[b₁*N+1]，对应于第b₁个频率通道。第ω路延时数据，进入电频域编码寄存器的Address[b_ω-1*N+1]，对应于频率通道b_ω-1。

设置用户N的地址码频率片为n₀、n₁、n₂、…、n_ω-1。

用户N的第一路延时数据，进入电频域编码寄存器的Address[n₀*N+(N-1)]，对应于频率通道n_0。第二路延时数据，进入电频域编码寄存器的Address[n₁*N+(N-1)]，对应于第n₁个频率通道。第ω路延时数据，进入电频域编码寄存器的Address[n_ω-1*N+(N-1)]，对应于频率通道n_ω-1。

依次类推。

将同一频域单元的不同用户延时数据进行或运算，既完成频域编码。

既：通道1输出数据C₀＝Address[0]|Address[1]|…|Address[N-1]；

通道2输出数据C₁＝Address[N]|Address[N+1]|…|Address[2N-1]；

通道P输出数据C_P-1＝Address[N*(P-1)]|Address[N*(P-1)+1]|…|Address[N*P-1]；

此过程相当于FBGs谱域编解码器。同时由于或运算不叠加幅度，相当于频域输出加了个光硬限幅器的作用，可有效抑制多址干扰。

当用户数大幅度增加时，该电路的扩展扩容方法如下：

当需要更大的最大延时数时，通过增加D触发器或寄存器的位地址容量，可增加最大延时数。当需要更多的频域通道数时，通过增加电频域编码器的寄存器位地址容量，可增加频域通道数。其中电频域编码器的频率通道单元的位数必须跟用户数一致。

进一步的，如图2所示，以4用户8通道为例，给出一种具体编解码电路。

该具体电路中，选取用户1地址码为(0，1)，(2，7)，(6，10)，用户2地址码为(1，0)，(3，4)，(4，10)，用户3地址码为(0，2)，(4，6)，(7，12)，用户4地址码为((1，0)，(5，5)，(7，11)。

此例中最大延时数为12ε，为节约资源，设置移位寄存器长度为[12：0]。用户数为4，通道数为8，所以设置电频域编码器寄存器地址长度为[31：0]，其中每4位为一个通道，既[3：0]为通道0，[7：4]为通道1，…，[31：28]为通道7。

以用户2数据为例，编码电路部分，用户2数据b2(t)复制成3份，分别进入3路移位寄存器。根据用户2地址码时间片0、4、10作为寄存器位地址，利用位寻址功能，选取3路移位寄存器的抽头位置分别为0、4、10，既在移位寄存器中将Address[0]、Address[4]、Address[10]的数据输出，从而达到0ε，4ε，10ε个延时的目的。根据地址码频率片1、3、4，第一路延时数据进入第1个频域通道单元Address[7：4]的第1偏移位Address[4+1]，第二路延时数据进入第3个频域通道单元Address[15：12]的第1偏移位Address[12+1]，第三路延时数据进入第4个频域通道单元Address[19：16]的第1偏移位Address[16+1]。

其他用户数据根据上述原理操作，需要注意的是，用户1各路延时数据只能进入相应的频域通道单元的第0偏移位，用户3各路延时数据只能进入相应的频域通道单元的第2偏移位，用户4各路延时数据只能进入相应的频域通道单元的第3偏移位。

不同频域通道单元中不同偏移位的位地址P可由公式P＝M×N+Q寻址，其中M表示频域通道单元位置，N表示用户数，Q表示偏移量。

将同一频域通道单元的不同用户延时数据相或，作为通道数据输出。

既：通道0输出数据C₀＝Address[0]|Address[1]|Address[2]|Address[3]；

通道1输出数据C₁＝Address[4]|Address[5]|Address[6]|Address[7]；

……

通道7输出数据C₇＝Address[28]|Address[29]|Address[30]|Address[31]；

当用户数大幅度增加时，该电路的扩展扩容方法如下：

当需要更大的最大延时数时，通过增加D触发器或寄存器的位地址容量，可增加最大延时数。当需要更多的频域通道数时，通过增加电频域编码器的寄存器位地址容量，可增加频域通道数。其中电频域编码器的频率通道单元的位数必须跟用户数一致。

如图3所示，副载波复用(SCM)编码电路包括依次顺序连接的QAM调制电路，副载波震荡生产器，移相器，乘法器以及加法器构成。

QAM调制电路负责对经过二维电域OCDMA编码器编码后的频域通道数据，进行QAM调制，得到各个频率通道调制后的I路和Q路信号。副载波震荡生产器用于产生不同频率的载波f1至fn。移相器的作用是将不同频率的载波f1至fn相移90°，产生相移90°的f1至fn载波。用各个I路作为基带信号，通过乘法器与不同频率的载波f1至fn相乘，将I路信号调制到f1至fn载波上，形成副载波。用各个Q路作为基带信号，通过乘法器与不同频率且相移90°的f1至fn载波相乘，将Q路信号调制到相移90°的f1至fn载波上，形成相移90°的副载波。将f1至fn副载波和相移90°f1至fn副载波通过加法器相加，合并成一路复信号，最后通过LiNb03调制器加载到单一波长的光信号上。

各个波长的光信号与波分复用器(WDM)相连，将波长不同的光信号汇聚到一根光纤里传输，各信号在功能上相互叠加，在频谱上分开。

如图1所示，接收部分包括依次串联的波分解复用器、副载波解复用电路、二维电域OCDMA解码电路。

接收到的光信号，首先经过波分解复用器，分成不同波长的光。各自波长的光进入各自的ONU端。在OUN端中，通过光电探测器PD将不同波长的光还原为电信号。得到复电信号送入与波长对应的副载波复用(SCM)编码电路中。

如图4所示，副载波解复用电路，包括依次顺序连接QAM解调电路，副载波同步震荡生产器，移相器，乘法器、分束器以及匹配滤波器。

接收的单一波长光信号，经过光电探测器(PD)还原为复用的电信号。副载波同步震荡器用于恢复与发送端同频同相的载波。通过乘法器，将复电信号与还原的各个载波相乘，将分开后的各副载波变频到较低频率的频段上，得到的信号通过匹配滤波器(MF)，还原出搭载在载波上的各个频域通道的I路和Q路信号。得到的I路和Q路信号送入QAM解调器解调，还原得到二维电域OCDMA解码器所需的各频域通道信号，最后送入二维电域OCDMA解码器中解码，还原为各路用户信号。

如图5所示，二维电域OCDMA解码电路包括顺序连接的电频域解码器、电时域反延时解码器、阈值判决器；其中电频域解码器，由位地址与通道数一致的寄存器构成。电时域反延时解码器，由D触发器或者寄存器组成的移位寄存器构成。阈值判决器由判决器电路构成。

本实用新型所给出优选的二维电域OCDMA编解码方法相应的解码过程如下：

步骤1：电频域解码器寄存器的位地址对应于频域通道，如Address[0]对应于通道1，Address[1]对应于通道2，Address[P-1]对应于通道P。接收各个频域通道数据进入寄存器相应的位地址寄存，利用寄存器的位寻址功能，通过地址码分配管理器发送过来的地址码频率片a₀、a₁、a₂、…、a_ω-1作为地址，控制寄存器位地址的数据进入对应的电时域反延时器。以用户M为例，假设此用户地址码矩阵为(a₀，b₀)、(a₁，b₁)、…、(a_ω-1，b_ω-1)。则利用寄存器的位寻址功能，控制Address[a₀-1](通道a₀)数据进入b₀个延时的移位寄存器中，控制Address[a₁-1](通道a₁)数据进入b₁个延时的移位寄存器中，控制Address[a_ω-1-1](通道a_ω-1)数据进入b_ω-1个延时的移位寄存器中。电频域解码器，相当于FBGs谱域解码器

步骤2：电时域反延时解码器，利用FPGA的位寻址功能，通过地址码分配管理器发送过来的地址码时间片b₀、b₁、b₂、…、b_ω-1作为地址，反向控制移位寄存器的抽头位置，从而实现(L-1-b₀)ε、(L-1-b₁)ε、(L-1-b₂)ε、…、(L-1-b_ω-1)个延时单元的延时。相当于光纤反延时线的作用。

步骤3)阈值判决器阈值设为码重，延时后的数据求和处理，得到多进制数据进入判决器判决。当多进制数据大于阈值时，判决为“1”，否则判决为“0”。

当用户数大幅度增加时，该电路的扩展扩容方法如下：

当需要更大的最大延时数时，通过增加D触发器或寄存器的位地址容量，可增加最大延时数。当需要更多的频域通道数时，通过增加电频域解码器的寄存器位地址容量，可增加频域通道数。其中电频域解码器的频率通道单元的位数必须跟用户数一致。阈值判决器的阈值与实际使用的地址码码重一致。

进一步的，如图5所示，与编码电路4用户8通道具体实施例子对应的具体解码电路如下：

电频域解码器寄存器位宽与频域通道数一致，即位宽为[7：0]。接收的频域各通道数据进入寄存器中相应的位地址暂存。即通道0数据进入Address[0]，通道1数据进入Address[1]，…，通道7数据进入Address[7]。

以恢复的b2(t)数据为例，利用寄存器的位寻址功能，根据地址码频率片1、3、4作为寄存器位地址，控制寄存器中[1]、[3]、[4]位地址的数据分别进入3路移位寄存器中。地址码时间片0、4、10分别作为这3路移位寄存器位地址，控制移位寄存器的抽头位置分别为(L-1)、(L-1-4)、(L-1-10)，既在移位寄存器中将Address[L-1]、Address[L-1-4]、Address[L-1-10]的数据直接输出，分别达到(L-1)ε、(L-1-4)ε、(L-1-10)ε个反延时的目的。

三路延时数据通过加法器相加，最后通过判决器，判决为0、1串行数据，从而恢复出b2(t)。

本实用新型通过可变址二维电域OCDMA编解码电路与SCM和WDM结合，将全光二维OCDMA编解码方案，移植到电域中进行，避免了多路光开关、ASE光源、光强度调制器、光阈值器等极其昂贵的光器件，可以消除因光信号而产生的差拍噪声，同时也降低了成本和设备复杂度。本实用新型利用高速的并行FPGA进行硬件编程，提高了编解码的灵活变址能力。在频域输出端采用或运算，使个用户信号在频域不生产幅度叠加，相当于频域输出加了个光硬限幅器的作用，可有效抑制多址干扰。本实用新型由于同时结合SCM和WDM技术，使得一个发射机(OLT)包含多个OCDMA编解码器，在二维OCDMA地址码本身地址容量的基础上，更加大大的扩大了接入用户，并且采用电光组合的方案，一定程度上抑制了“电子瓶颈”。