本发明属于通信技术领域，涉及一种在多级信道化接收机中适用的高效的信号有效性仲裁及输出通道分配的算法及其硬件实现方式。
背景技术：
数字信道化接收机的主要特点为可以将包含在一个宽带信号里的多个子带信号以并行的方式几乎全概率地接收下来，并分别得到时域信号以便后续处理。多级信道化即是将前级信道化的子信道的输出结果再进行信道化处理，意义在于划分出精度更高的子带信号。信道化接收机中的信道化部分通常部署在系统的数字后端器件，即FPGA或DSP上，出于节约硬件资源和提高实时性上的考虑，多级信道化实际应用时，通常只选择前级结果中存在有效信号的子信道输出，再分别对其进行下一级信道化的处理，所以选用一种能保证前后级信号传递的正确性、实时性和稳定性的仲裁分配算法是具有实用意义的。
在前级信道化之后，通常使用能量检测法等方法对各个子信道信号的有效性作判断，输出标识信号是否有效的标志，记作其中K为前级子信道数目。在对实时性要求较高的应用场景下，如需要利用脉冲到达时间进行雷达信号分选的电子侦察领域，所有子信道的处理工作需要在同步的时钟下进行，这就意味着对每一个时刻输入的有效标志都要对应地给前级子信道分配输出通道以便进行下一级的信道化处理。另一方面，为了避免同一前级子信道的信号被从时间上截断分配给不同的后级处理通道，在信号情况发生变化时，要使之前已经分配了输出通道且未失效的子信道保留其输出通道的占用权，同时也要取消已经失效的子信道的输出通道占用权，同时还要为新出现的有效信道分配当前空闲的输出通道。
设信号采样频频率为fsamp，由信道化理论得知，子信道信号是经过Ndown倍抽取的，通常Ndown＝K/2，所以子信道数据频率为f1＝fsamp/Ndown，而在做信号检测时，通常是使用多个数据点的能量积累来得到一个信号有效标志，设积累数为Naccu，则信号有效标志的数据频率为fv＝f1/Naccu，另外设信号仲裁分配算法需要消耗的时钟数为Nclk，则算法的处理频率为fprocess＝fsys/Nclk，为处理的保证实时性，有效标志的数据频率与系统的处理频率需要满足以下关系：
fprocess≥fv (公式1)
在功耗允许的情况下，应使系统的工作频率达到最高限度以实现最大的资源利用效率，这里假设基于FPGA的系统工作频率为fsys＝200MHz，信号采样率为fsamp＝800MHz，信道数目为K＝64，抽取数Ndown＝32，当前已有的信号仲裁分配算法需要消耗的时钟数至少为Nclk＝K*5/4＝80，则算法的处理频率为fprocess＝fsys/Nclk＝2.5MHz，所以有子信道数据频率f1＝fsamp/Ndown＝25MHz，所以积累点数必须满足Naccu≥f1/fprocess＝10，即必须多于10个信号数据组成一组输出一个信号有效标志，并做一次信号仲裁分配运算，少于的话就会时钟不足而造成系统错误。显然，过多信号数据点共用一个信号有效标志会导致信号的到达时间、脉冲宽度等参数的测量精度降低，所以减少信号仲裁分配算法需要消耗的时钟数，提高处理频率，以此降低信号数据积累的点数，是提高信号时域参数测量精度的一种手段。
技术实现要素：
本发明所要解决的，就是针对上述问题，提出一种适用于多级信道化中的，保证前后级信号传递的实时性和稳定性，并且消耗较少时钟数，即具有更高处理频率的信号仲裁分配算法。
本发明的技术方案是：一种在多级信道化中，保证前后级信号传递的实时性和稳定性，同时要求消耗较少时钟数的信号仲裁分配算法，其主要特点为将对子信道有效标志的搜索拆分为前后两级进行，使每一级消耗的时钟数显著减少，再将搜索按奇偶两路进行划分，同时进行搜索，消耗的时钟数就进一步减少。该算法使得系统在工作频率一定的条件下，能够达到更高的处理频率，以满足数据频率更高时或信号检测积累数更少时的信号仲裁分配任务，实现流程包括以下步骤：
a.由信号检测算法得到信号各个子信道的有效性标志假设其中置1为有效，置0为无效,K为子信道个数。
b.设置处理流程SRCH_NEW，该流程的作用为搜索新出现的有效子信道并记录其信道标号。将有效标志输入SRCH_NEW，进行如下运算步骤：
b1.流程SRCH_NEW中保存着上一时刻的子信道有效标志，记为的初始值为0。将与进行位运算：
其中为1的位表示该信道有相对于上一时刻新出现的有效信号。
b2.设置计数变量CNTsrch_eve对的偶数位进行搜索，CNTsrch_odd对的奇数位进行搜索。
b3.对于偶数位的搜索，设置保存有效子信道的标号，设置记录的有效性，设置CNTnew_eve作为和的指针变量，进行运算：
当时，置为1，使并使CNTnew_eve＝CNTnew_eve+1；当时，不作操作。
b4.对于奇数位的搜索，与偶数位的搜索一致。
b5.遍历搜索完成后，将并复位各计数变量，流程SRCH_NEW就可以等待下一个有效标志的到来了。将偶数位和奇数位的搜索结果合并，记为与一起作为流程SRCH_NEW的输出。
c.设置流程SRCH_PRE，该流程的作用为清除已失效子信道的输出通道占用权，以及为新出现的有效子信道分配空闲的输出通道。将流程SRCH_NEW的输出与作为流程SRCH_PRE的输入，其运算步骤为：
c1.在流程SRCH_PRE中保存上一次通道分配的结果，即输出通道占用标志和输出通道选择子信道标号初始值全为0，其中M为最大输出通道数。设置计数变量CNTsrch_pre，对进行搜索。
c2.当时，先获取占用当前输出通道的子信道标号然后根据当前信号有效标志判断此子信道信号是否已经消失，即如果则将置0。
c3.当时，再根据指针变量CNTnew，进行运算：
当时，置为1，使并使CNTnew＝CNTnew+1；当时，不作操作。
c4.遍历搜索后，将和作为最终结果输出，记为和复位各计数变量后，流程SRCH_PRE就可以等待下一次输入的到来了。
d.根据和对子信道信号分配输出通道，各位为1表示该输出通道被占用，记录了各个输出通道的子信道标号，根据标号即可通过多路分解器或者寻址运算将子信道的输出信号导入到输出通道内。
本发明的有益效果为，将现有的信号仲裁分配算法拆分为前后两个流程并做了优化，使算法的处理时钟延迟数明显减少，使得系统在工作频率一定的条件下，能够达到更高的处理频率，以满足数据频率更高时或信号检测积累数更少时的信号仲裁分配任务，并能够实现更高的时域参数测量精度。
附图说明
图1本发明方法流程图一
图2本发明方法流程图二
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
本发明在前级信道化子信道个数为64，后级最大输出通道个数为8时消耗的时钟数与时间分辨率。
实施例1的实现方法和具体流程如附图1、图2所示。
由于整个运算分为了两级流水线进行处理，所以限制系统处理频率的是两级中消耗时钟最高的那个，即
fprocess＝fsys/max[Nclk1,Nclk2] (公式2)
处理流程SRCH_NEW消耗的时钟数为，1个求的运算，加上分奇偶两路对K道的搜索消耗的K′/2个时钟，再加上1个复位的时钟，所以总时钟消耗数为
Nclk1＝K/2+2 (公式2)
处理流程SRCH_PRE消耗的时钟数为，对M个输出通道当前状态进行判断和处理消耗的2M个时钟，加上1个复位的时钟，所以总时钟消耗数为
Nclk2＝2M+1 (公式2)
假设基于FPGA的系统工作频率为fsys＝200MHz，信号采样率为fsamp＝800MHz，信道数目为K＝64，抽取数Ndown＝32，由于这64个信道是铺满整个[0～2π]频带的，而实际信号有效带宽通常只占其中一半，所以这里实际的需要处理的信道数目为K′＝32。
所以Nclk1＝K′/2+2＝18，Nclk2＝2M+1＝17，所以最高的处理频率为fprocess＝fsys/max[Nclk1,Nclk2]≈11.11MHz，又有子信道数据频率f1＝fsamp/Ndown＝25MHz，所以信号积累数Naccu≥f1/fprocess≈2.25，因为积累个数为整数，所以系统实际最小积累数Naccu＝3，所以信号有效标志的数据频率为fv＝f1/Naccu＝8.33MHz。此时系统的时间分辨率为1/800MHz*32*3＝120ns。
实施例2
本发明在不同子信道个数K、输出通道个数M、系统工作频率fsys和信号采样频率fsamp条件下最小信号能量积累个数和时间分辨率与当前方法的对比。
本发明在信号采样频率fsamp＝800MHz，系统工作频率fsys＝fsamp/4＝200MHz，子信道个数K＝[16,32,64,128,256,512]，输出通道个数M＝[4,8,16,32,56,80,112]时，至少需要的信号能量积累个数与时间分辨率如表1所示。
表1
现有方法的处理时钟消耗数按Nclk＝K*5/4计算，其在信号采样频率fsamp＝800MHz，系统工作频率fsys＝fsamp/4＝200MHz，子信道个数K＝[16,32,64,128,256,512]，输出通道个数M＝[4,8,16,32,56,80,112]时，至少需要的信号能量积累个数与时间分辨率如表2所示：
表2
对比表1及表2可以看出，本发明所使用的方法相比现有方法，在几乎所有情况下都具有更少的信号能量积累个数，并以此获得了更好的时间参数分辨率，即能够实现更高的时域参数测量精度。本发明所描述的多级信道化中的信号仲裁分配算法，在实际应用中具有较好的性能，并且适合在FPGA平台中进行实现，在保证前后级信号传递的实时性和稳定性的同时，达到了更好的信号时间参数分辨率。