一种结合两步式ADC的快速相关多次采样方法与流程

本发明设计模拟集成电路设计领域，尤其涉及一种结合两步式adc的快速相关多次采样方法。

背景技术：

低噪声图像传感器能够在低光照环境下提供较高的成像质量，适应了医学成像、安防监控等领域的应用需求。

相关多次采样（correlatedmultiplesampling,cms）能够有效抑制图像传感器的噪声。传统相关多次采样电路如图1，由采样保持电路、模数转换器（analogtodigitalconverter,adc）、开关、加法器和存储器组成。传统相关多次采样过程中，adc所有位的数字输出都进行多次量化，因此进行m次的采样量化，理论上噪声电压减小倍，但读出时间将增大m倍为，极大减小了图像传感器的帧频。

传统相关多次采样过程通常基于单斜adc（singleslopeadc,ssadc）或逐次逼近比较型adc（successiveapproximationregisteradc,saradc）实现。单斜adc的部分电路能被所有列共用，因而面积较小，但是其速度较慢，完成n位的转换需要2ⁿ个时钟周期，再结合m次的采样，严重减小了传感器的读出速度。saradc速度较快，n位的saradc完成m次的采样只需要n×m个周期，但是其dac阵列的面积随着adc位数的增加而指数增长，显著增大了图像传感器的面积。因此，传统的基于ssadc或saradc的相关多次采样方法难以实现传感器的读出速度和面积的折中。

技术实现要素：

为克服现有技术的不足，本发明提出了一种结合两步式adc的快速相关多次采样方法，解决传统相关多次采样方法中图像传感器的读出时间随采样量化次数的增加等比例增大，严重限制图像传感器读出速度，以及基于单个adc的相关多次采样方法难以实现传感器的读出速度和面积的折中的问题。

一种结合两步式adc的快速相关多次采样方法，采用单斜adc进行单次量化得到高位数字输出，采用逐次逼近比较型adc进行重复量化得到低位数字输出。图2给出了本发明中结合两步式adc的快速相关多次采样方法的结构示意图，由采样保持电路、ssadc、电压存储单元、加法器、saradc及累加和平均电路组成；其中ssadc作为粗量化adc，由斜坡产生器、比较器、逻辑和存储电路、控制电路和计数器组成，用于产生高位量化结果。像素输出进入采样保持电路处理，采样保持电路的输出连接到比较器的正向输入端和加法器；斜坡发生器在控制电路和计数器的控制下产生量化用的斜坡信号，连接到比较器的反相输入端和电压存储单元，电压存储单元和加法器相连；加法器的输出为像素输出和电压存储单元上存储的电压的差值，作为saradc的输入信号；saradc的量化结果进入累加和平均电路处理后作为低位细量化结果输出。

一种结合两步式adc的快速相关多次采样方法，工作过程可以分为单次粗量化和重复细量化两个阶段，记采样量化的总位数为n，单次粗量化的位数为p，重复细量化的位数为q，则有n=p+q;记重复采样量化的次数为m，由于高位量化的结果不容易出错，因此仅对低位细量化的结果进行重复采样量化：

1、在单次粗量化阶段，ssadc对采样保持电路的输出进行量化，p位的ssadc共需要2^p个时钟周期完成一次量化，量化得到的p位结果记为,储存在存储电路中，电压存储单元采样比较器翻转时刻斜坡发生器的斜坡电压并存储，记为vramp。

2、在重复细量化阶段，ssadc进入待机状态，采样保持电路对像素输出进行q次重复采样，每次采样得到的电压记为vsamp(i),i=1,2……q；在第i次采样量化过程中，第i次采样得到的像素输出vsamp(i)与电压存储单元的电压vramp相减，得到待细量化的模拟电压vf(i)，vf(i)=vsamp(i)-vramp；saradc采样vf(i)并量化，经过q个时钟周期后得到q位量化输出，记为d(i)。该过程重复m次，累加和平均电路对每次saradc的量化结果求和后取平均值，得到最终的低q位的细量化输出和组合得到最终快速相关多次采样后的数字输出。整个过程需要的时钟周期数为2^p+m×q+1，多出的一个周期用于对重复细量化过程中累加的数字输出取平均。一种结合两步式adc的快速相关多次采样方法，与传统相关多次采样方式相比，该方法仅对易变化的低位数字输出进行重复量化，不易出错的高位数字输出不进行重复量化，仅需要2^p+m×q+1个周期即可完成相关多次采样过程，而传统结合ssadc的相关多次采样方法则需要m×2^p+q个周期，该方法相对传统相关多次采样方法极大减少了读出所需的时钟周期数；该方法将ssadc和saradc结合，利用面积较小但速度较慢的ssadc进行单次的粗量化，利用面积较大但速度较快的saradc进行重复细量化，既避免了只采用saradc量化带来的dac阵列面积显著增大问题，又避免了采用ssadc进行重复量化严重拖慢读出速度的问题。在面积和读出速度之间取得了较好的折中。

附图说明

图1是相关多次采用方法工作过程；

图2是结合两步式adc的快速相关多次采样方法结构示意图。

具体实施方式

以下根据附图和实施例对本发明进行详细说明，但是本发明的保护范围不限于此。

本发明结合ssadc和saradc实现快速相关多次采样，利用ssadc进行单次粗量化得到高位数字输出，利用saradc进行重复细量化得到低位数字输出。以12位数字输出，重复进行16次采样量化为例。像素热噪声、随机电报噪声、读出噪声等非理想因素引起的像素输出的抖动通常较小，不会造成高位数字输出的变化。故将12位的数字输出分为4位单次粗量化和8位重复细量化。采用ssadc进行4位粗量化，ssadc的斜坡发生器、控制电路和计数器为所有列共用，因而面积较小。斜坡发生器产生16个台阶的斜坡信号，与采样保持电路的输出进行比较，得到粗量化的结果。电压存储单元可以采用mim电容实现，mim电容采样比较器翻转时刻的斜坡值并存储。在重复细量化过程中，该mim电容存储的电荷量始终不变，采样保持电路的输出电压经过mim电容后向下发生固定偏移，而后被saradc采用，偏移的电压等于存储的斜坡电压。采用8位saradc进行重复细量化，adc的量化范围为0到一个台阶高度的电压，采用单位桥接电容结构，单位电容取100ff。完成该16次相关采样过程共需要2⁴+16×8+1=145个时钟周期。对传统的相关多次采样方法，若采用12位ssadc实现16次相关多次采样，需要2¹²×16=25536个时钟周期；若采用12位saradc实现16次相关多次采样，需要192个时钟周期，但是对12位的saradc，其dac阵列将会占用极大的芯片面积。因此本发明提出的结合两步式adc的相关多次采样方法在实现噪声有效抑制的同时，在读出速度和芯片面积之间取得了良好的折中。