技术总结
本发明描述了与利用低密度奇偶校验(LDPC)码的交织器的位置有关的概念和方案。装置的处理器对数据进行编码以提供编码数据流。该处理器还对编码数据进行速率匹配以提供经速率匹配的编码数据流。该处理器还对经速率匹配的编码数据流进行交织。在对编码数据进行速率匹配时，所述处理器在循环缓冲器中缓冲所述编码数据流，且循环缓冲器用作对编码数据流进行速率匹配的速率匹配块。在对经速率匹配的编码数据流进行交织时，所述处理器对经速率匹配的编码数据流执行位级交织以提供交织数据流。
技术研发人员：陈威任;陈儒雅;张晏硕;提摩西·培林·费雪-杰费斯;邱茂清;徐诚羿;李重佑
受保护的技术使用者：联发科技股份有限公司
技术研发日：2018.01.24
技术公布日：2018.10.09