一种基于FPGA的视频远程传输系统的制作方法

本发明涉及信息传输技术，尤其涉及一种基于fpga的视频远程传输系统。

背景技术：

现场可编程门阵列(fieldprogrammablegatearray，fpga)是一种基于查找表技术的可编程逻辑器件，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它由若干独立的可编程逻辑块组成，用户可以通过硬件描述语言(hardwaredescriptionlanguage，hdl)和专用设计工具，在其内部灵活地实现极其复杂的电路功能，适用于高速、高密度的时序逻辑电路设计领域。

目前，存在的通过fpga来实现视频传输的技术方案。现有技术中，需要配置专用的串行/并行转换电路实现信号转换，造成了fpga内部逻辑资源的利用率较低。且其串行时钟的最高频率受串行/并行转换芯片性能、布局、布线的影响，难以满足设计要求，并最终影响整个系统的性能。

技术实现要素：

为了解决以上技术问题，本发明提出了一种基于fpga的视频远程传输系统，采用光纤通信技术、dvi数字链路接口技术、高速串/并行转换等方式，用以解决现有技术中dvi线缆传输距离短、衰减大，且仅能传输低速率、低分辨率的图像的技术问题

本发明的技术方案是：

一种基于fpga的视频远程传输系统，主要可分为两部分：

(1)第一部分负责视频信号到光信号(发送机)的转换，主要功能包括：数字视频数据采集，数据缓存和数据编码，以及使用sfp智能光纤收发器的光电信号转换。

(2)第二部分负责光信号到视频信号(接收机)的恢复，主要功能包括：光收发器模块接收数据，串/并行转换，数据缓存和数据解码，以及视频信号输出显示。

进一步的，主要包括:编码器、解码器、fpga控制器和光收发模块；

其中，

编码器和解码器，用于实现dvi标准信号与并行信号间的转换；

fpga控制器，用于对dvi数字并行信号采集、缓存和转换；

光收发模块，用于实现光/电信号的转换。

再进一步的，

所述编/解码器：

board1板中编码器将标准dvi信号转换成并行信号，供fpga使用；board2板中fpga输出的dvi数据/时钟并行信号经dvi解码器后转换为标准dvi差分信号。该差分信号和fpga输出的ddc双向信号输出给显示器。

所述fpga：

board1板中fpga主控芯片对dvi数字并行信号进行处理并转换为数据流；board2板中数据流信号送入fpga后，fpga将接收到的数据包解包为dvi数据/时钟并行信号与ddc双向信号

所述光收发模块：

board1板中光模块将fpga处理后的高速差分串行信号及ddc信号转换为光信号通过光纤实现远距离传输至远端转换模块；board2板中光模块将光信号转换为电信号，并交由fpga进行信号处理。

光纤选用om3多模光纤，最大传输速率10gbps，两者共同为系统提供硬件支撑和数据传输通道。

本发明中，fpga包括用于处理待处理信息的kernel单元。通过i/o接口信号处理单元进行帧格式的转换，fpga可以直接与fpga外部模块进行数据交互，无需在fpga外部配置专用的串行/并行转换器。

本发明利用光纤实现视频信号远距离传输的系统，能最大限度地提高fpga内部逻辑资源利用率，提高数据传输速度，进而支持更高分辨率的图像传输。

附图说明

图1为现有技术中数字视频远程传输的设计框图；

图2为本发明中dvi信号远传硬件电路框图；

图3为本发明中逻辑设计层次结构框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种以fpga技术为核心，采用光纤通信技术、dvi数字链路接口技术、高速串/并行转换等方式，用以解决现有技术中dvi线缆传输距离短、衰减大，且仅能传输低速率、低分辨率的图像的技术问题。

数字视频远程传输技术的总体设计可分为两部分：

(1)第一部分负责视频信号到光信号(发送机)的转换，主要功能包括：数字视频数据采集，数据缓存和数据编码，以及使用sfp智能光纤收发器的光电信号转换。

(2)第二部分负责光信号到视频信号(接收机)的恢复，主要功能包括：光收发器模块接收数据，串/并行转换，数据缓存和数据解码，以及视频信号输出显示。

图2为本发明所提供的数字视频远程传输的系统框图，该fpga信号处理系统包括：编码器、fpga控制器、光模块和解码器。

其中，编码器将标准dvi信号转换成并行信号，供fpga控制器进行数字信号的处理；解码器将并行数据转换为标准dvi差分信号。

其中，发送机中fpga控制器主要完成数据的采集和转换，将编码器中输出的并行信号进行打包，形成数据流传送至光模块；接收机中fpga将接收到的数据包解码为dvi数据/时钟的并行信号和ddc双向信号。

其中，光收发模块主要完成光/电信号的转换，发送与接收机之间使用光纤连接。光模块传输速率10.3125gbps，光信号最大传输距离可达300m；光纤选用om3多模光纤，最大传输速率10gbps，两者共同为系统提供硬件支撑和数据传输通道。

该视频远程传输系统逻辑设计层次结构，请参见图3。

链路层采用aurora8b/10b协议，传输速率6.6gb/s，可用于点到点的串行数据传输；aurora8b/10b核检测到错误发生时，会复位核并重新初始化新的传输；aurora8b/10b核为用户提供了透明的物理层接口，支持任何上层私有或符合工业标准的协议，如tcp/ip、ethernet等。

应用层使用自定义数据包，分为显示器状态数据包、像素信息数据包、分辨率、刷新率数据包三部分。

当有显示器插入时，fpga检测到hotplug信号，通过模拟i2c协议，读取显示器edid信息，首先将edid数据写入fifo，当fifo中有数据时，读取fifo中数据并打包，写入aurora，进而通过光模块、光纤传递到发送机；当aurora传递来发送机数据包时，fpga读取aurora中数据，识别出数据包类型，并把解析后的数据包写入fifo，fpga识别到fifo中存在数据，则读取数据，并根据数据包类型进行相关操作，如改变像素时钟频。

以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。