一种FPGA平台无线通信基带调试方法及装置与流程

本发明涉及无线通信soc芯片设计技术领域，更具体的说是涉及一种fpga平台无线通信基带调试方法及装置。

背景技术：

目前，随着无线通信技术与应用的发展，射频相关的基带芯片调试越来越复杂，在基带调试中处理射频源板卡花费的精力越来越多。传统无线通信fpga开发平台的架构如图1所示。由图1可以看出，传统的无线通信fpga开发平台，外置专用的射频板卡，为基带部分提供数据源。为了控制射频板卡，需要专门开发相应的射频控制逻辑。另外，为了适配外部板卡连接，或者使用延迟较大的并口数据线，或者采用需要采用serdes等专用的串并转换电路，基带开发的前期成本很高，稳定性也较差。

同时，传统fpga开发平台，系统搭建成本高，限制多，而且容易受到外部干扰。早期设计射频板卡方案时，能够满足系统设计目标的射频芯片选取困难，开发板卡需要考虑兼容fpga接口，开发周期长，成本高。调试过程中，射频板卡控制复杂，连接稳定性不高，遇到问题时往往需要首先排除板卡故障。

此外，为了同时调试收发，往往需要两套方案或者相应的设备。在实现某些协议时，代价极高，开发难度极大。

因此，如何提供一种抗干扰性强、开发与维护方便的无线通信基带调试方法是本领域技术人员亟需解决的问题。

技术实现要素：

有鉴于此，本发明提供了一种fpga平台无线通信基带调试方法及装置，该装置通过在fpga平台内部例化两个基带模块，分别模拟无线通信中的收发两端，将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代。将基带模块发送的基带数据，通过内置的基带数据适配逻辑转换为对端基带模块接收时需要的数据格式。解决了统的无线通信fpga开发平台系统搭建成本高，限制多，而且容易受到外部干扰的问题。

为了实现上述目的，本发明采用如下技术方案：

一方面，本发明提供了一种fpga平台无线通信基带调试方法，该方法包括以下步骤：

设置收发基带：在fpga平台内部例化出两个基带，分别模拟无线通信中的接收端和发射端；

设置适配逻辑：将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代；

设置同步控制逻辑：在发射端基带和接收端基带之间设置同步控制mcu/fsm与主从同步控制逻辑，定义收发角色和应用场景；

基带数据转换：将发射端基带发送的基带数据，通过内置的基带数据适配逻辑转换为接收端基带接收时需要的数据格式。

进一步地，基带数据转换的过程，具体包括以下步骤：

通过fifo缓存方式对预发送的部分数据进行缓存；

对发射端基带发送数据的混频和接收端基带接收数据的混频产生的信号频点的差异进行处理；

匹配adc和dac的数据位宽差异；

匹配收发数据的码流采样速率差异；

增加扰动并控制增益，对空口存在的噪声、失真和衰减行为进行模拟。

进一步地，在fpga平台中例化两份基本相同的基带，数字调制输出后送达专用基带数据适配逻辑后，送至对端的数据接收解调端。

增加专用基带数据适配逻辑，匹配modem收发数据格式的不一致，执行诸如上下变频，数据宽度匹配，加扰等信息处理。

增加同步控制mcu/fsm与主从同步控制逻辑，便于开发过程中定义收发角色和应用场景。

经由上述技术方案可知，本发明提供的方法通过在fpga平台内部例化两个基带，分别模拟无线通信中的收发两端，将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代，将发送的基带数据，通过内置的基带数据适配逻辑转换为对端基带接收时需要的数据格式，这一方法减少了射频前端的依赖和外部干扰的影响，在早期开发阶段，可以加速基带部分的开发进度，方便开发人员快速诊断数字基带中存在的软硬件问题，优化收发性能。

另一方面，本发明还提供了一种fpga平台无线通信基带调试装置，该装置包括：第一基带模块、第二基带模块、同步控制模块和基带数据适配模块；

所述第一基带模块和第二基带模块均设置于fpga平台内部，所述同步控制模块和所述基带数据适配模块均设置于第一基带模块与第二基带模块之间，所述同步控制模块用于定义第一基带模块或第二基带模块的收发角色和应用场景，所述基带数据适配模块用于将第一基带模块或第二基带模块发送的基带数据，通过内置的基带数据适配逻辑转换为对端基带接收时需要的数据格式。

进一步地，所述同步控制模块包括同步控制mcu/fsm单元、同步主控制单元以及同步从控制单元，所述同步控制mcu/fsm单元与所述同步主控制单元均设于第一基带内，所述同步从控制单元设于第二基带模块内，所述同步控制mcu/fsm单元用于控制第一基带模块和第二基带模块的启动/执行顺序，记录收发运行日志，获取各个基带运行状态，同步抓取关键信号；所述同步主控制单元将所述同步控制mcu/fsm单元发出的控制数据传输至所述同步从控制单元。

进一步地，所述基带数据适配模块包括：

fifo缓存单元，用于对预发送的部分数据进行缓存；

上下变频单元，用于对发射端基带发送数据的混频和接收端基带接收数据的混频产生的信号频点的差异进行处理；

数据宽度匹配单元，用于匹配adc和dac的数据位宽差异；

速率控制单元，用于匹配收发数据的码流采样速率差异；

加扰/增益控制单元，用于增加扰动并控制增益，对空口存在的噪声、失真和衰减行为进行模拟。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种fpga平台无线通信基带调试装置，该装置通过在fpga平台内部设置两个基带模块，分别模拟无线通信中的收发两端，设置基带数据适配模块，将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代，将发送的基带数据，通过基带数据适配模块转换为对端基带接收时需要的数据格式，减少了射频前端的依赖和外部干扰的影响，在早期开发阶段，可以加速基带部分的开发进度，方便开发人员快速诊断数字基带中存在的软硬件问题，收发性能更优。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为传统fpga平台下无线通信基带芯片调试方式架构示意图；

图2附图为本发明提供的一种fpga平台无线通信基带调试方法的流程示意图；

图3附图为常规的基带数据在经过数字调制后的处理流程示意图；

图4附图为本发明实施例中通过专用的基带数据适配逻辑来模拟实现射频前端电路和空口传输路径对基带数据处理过程的流程示意图；

图5附图为本发明提供的一种fpga平台无线通信基带调试装置的结构架构示意图；

图6附图为本发明实施例中基带数据适配模块的结构架构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一方面，参见附图2，本发明实施例公开了一种fpga平台无线通信基带调试方法，该方法包括以下步骤：

s1:设置收发基带：在fpga平台内部例化出两个基带，分别模拟无线通信中的接收端和发射端；

s2:设置适配逻辑：将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代；

s3:设置同步控制逻辑：在发射端基带和接收端基带之间设置同步控制mcu/fsm与主从同步控制逻辑，定义收发角色和应用场景；

s4:基带数据转换：将发射端基带发送的基带数据，通过内置的基带数据适配逻辑转换为接收端基带接收时需要的数据格式。

常规的基带数据在经过数字调制后，需要经历若干处理阶段，处理过程如图3所示，基带数据的模拟射频前端流程和空口传输过程大致情况如下：

基带发送数据，首先经过dac转换为模拟信号，接着经过滤波器，然后与本振时钟进行混频(上变频)，最后经过pa放大器输出到天线发射到空口；

空口数据在空间无线传输过程中，信号受衰减，失真和噪声干扰等若干影响；

空口数据到达接收天线后，首先经过lna放大器，接着与本振时钟镜像混频(下变频)，然后通过滤波器，最后通过adc进行采样和量化，得到基带接收的数字信号。

发送过程中，数字基带信号从进入发射射频前端电路的dac后的部分均为非数字信号；接收过程中，自接收射频前端电路的adc量化后才输出为数字基带信号。fpga调试环境仅能处理数字基带信号，上述模拟射频前端流程和空口传输过程均由外置射频接口板卡实现。对于fpga收发基带电路而言，相当于数字基带信号经历了一系列的信号变换，如下：

数字信号的模拟化(dac)和模拟信号的数字化(adc)；

基带信号的混频(上变频/下变频)；

信号滤波与整形(滤波/噪声/失真)；

信号增益变换(放大/衰减)。

在本实施例中，通过专用的基带数据适配逻辑来模拟实现射频前端电路和空口传输路径对基带数据做的若干处理过程，参见附图4，为数据发送到数据接收过程中，基带数据转换的具体步骤，包括：

s401:fifo缓存：通过fifo缓存方式对预发送的部分数据进行缓存，为后续信号处理提供一定的缓冲数据和时间；

s402:上下变频：对发射端基带发送数据的混频和接收端基带接收数据的混频产生的信号频点的差异进行处理；例如，发送是零中频和2.402ghz进行混频产生射频信号，接收是射频信号和2.401ghz混频产生1mhz的中频信号，则该上下变频模块直接将发送的零频信号进行1mhz的混频，产生1mhz的中频信号；

s403:数据宽度匹配：匹配adc和dac的数据位宽差异；例如发送的dac可能是12bit的，而接收adc可能是10bit的，需要对变频后的数据进行数据宽度匹配处理；

s404:速率控制：匹配收发数据的码流采样速率差异；例如发送是16mhz的速率，接收是8mhz的符号速率，需要做码流速率匹配；

s405:加扰/增益控制：增加扰动并控制增益，对空口存在的噪声、失真和衰减行为进行模拟；加扰和增益控制用来模拟空口存在的噪声、失真、衰减等行为的影响，从而使设计更符合真实场景。

本实施例中设计专用的基带数据适配逻辑的构成不是一成不变的，需要根据通信协议自身的情况做专门的适配，优化开发环境，加速开发过程：

某些无线通信协议，调制发送的数据是零中频格式，而接收是1m中频格式，该专用基带数据适配逻辑增加上变频逻辑，处理这一差异；

某些无线通信协议中，发送采用的da宽度和接收采用的ad宽度不一致，该专用基带数据适配逻辑增加数据宽度匹配逻辑，处理这一差异；

某些无线通信协议中，数据收发处理存在一定的速率差异，该专用基带数据适配逻辑增加速率控制逻辑，处理这一差异；

无线通信协议中，空口数据存在增益损失，干扰等情况，该专用基带数据适配逻辑增加加扰/增益控制逻辑，模拟空口损失等场景。

在一个具体的实施例中，在fpga平台中例化两份基本相同的基带，数字调制输出后送达专用基带数据适配逻辑后，送至对端的数据接收解调端。

增加专用基带数据适配逻辑，匹配modem收发数据格式的不一致，执行诸如上下变频，数据宽度匹配，加扰等信息处理。

增加同步控制mcu/fsm与主从同步控制逻辑，便于开发过程中定义收发角色和应用场景。

另一方面，参见附图5，本发明实施例还公开了一种fpga平台无线通信基带调试装置，该装置包括：第一基带模块1、第二基带模块2、同步控制模块3和基带数据适配模块4；

第一基带模块1和第二基带模块2均设置于fpga平台内部，同步控制模块3和基带数据适配模块4均设置于第一基带模块1与第二基带模块2之间，同步控制模块3用于定义第一基带模块1或第二基带模块2的收发角色和应用场景，基带数据适配模块4用于将第一基带模块1或第二基带模块2发送的基带数据，通过内置的基带数据适配逻辑转换为对端基带接收时需要的数据格式。

在一个具体的实施例中，同步控制模块3包括同步控制mcu/fsm单元31、同步主控制单元32以及同步从控制单元33，同步控制mcu/fsm单元31与同步主控制单元32均设于第一基带模块1内，同步从控制单元33设于第二基带模块2内，同步控制mcu/fsm单元31用于控制第一基带模块1和第二基带模块2的启动/执行顺序，记录收发运行日志，获取各个基带运行状态，同步抓取关键信号；同步主控制单元32将同步控制mcu/fsm单元31发出的控制数据传输至同步从控制单元33。

在一个具体的实施例中，参见附图6，基带数据适配模块4包括：

fifo缓存单元41，用于对预发送的部分数据进行缓存；

上下变频单元42，用于对发射端基带发送数据的混频和接收端基带接收数据的混频产生的信号频点的差异进行处理；

数据宽度匹配单元43，用于匹配adc和dac的数据位宽差异；

速率控制单元44，用于匹配收发数据的码流采样速率差异；

加扰/增益控制单元45，用于增加扰动并控制增益，对空口存在的噪声、失真和衰减行为进行模拟。

下面对本实施例中fpga平台无线通信基带调试装置的实现架构说明如下：

fpga中例化两份基本相同的基带实现，数字调制输出后送达专用基带数据适配逻辑后，送至对端的数据接收解调端；

增加专用基带数据适配逻辑，匹配modem收发数据格式的不一致，执行诸如上下变频，数据宽度匹配，加扰等信息处理；

增加同步控制mcu/fsm与主从同步控制逻辑，便于开发过程中定义收发角色和应用场景，同步控制mcu/fsm用来控制基带1和基带2的启动/执行顺序，记录收发运行日志，获取各个基带运行状态，同步抓取关键信号，以便于系统级别的调试；

该装置可以在协议开发阶段，进行相应的算法优化和性能评估；

该装置可以在没有外置射频板卡情况下，先进行数字基带部分的硬件调试；

该装置可以在软件开发阶段，先行进行软件开发，避免外部干扰影响。

综上所述，本发明实施例公开的fpga平台无线通信基带调试方法及装置，与现有技术相比，具有如下优点：

通过在fpga平台内部例化两个基带，分别模拟无线通信中的收发两端，将射频前端部分通路和空口数据传输部分用专用的基带数据适配逻辑替代，将发送的基带数据，通过专用的基带数据适配逻辑转换为对端基带接收时需要的数据格式，减少了射频前端的依赖和外部干扰的影响，在早期开发阶段，可以加速基带部分的开发进度，方便开发人员快速诊断数字基带中存在的软硬件问题，收发性能更优。

在本实施例中，fifo是firstinputfirstoutput的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。