技术总结
本实用新型公开一种低延时网络路由器，其包括复数个路由器顶层架构，该路由器顶层架构包括下游虚通道状态记录模块，输入端口模块1，虚通道模块1，超前路由计算模块1，虚通道模块P，输入端口模块P，超前路由计算模块P，热点检测模块，交叉开关分配模块，以及交叉开关。因虚通道模块1与虚通道模块P相交处设置有交叉开关，输入端口模块1与输入端口模块P相交处设置有交叉开关分配模块，交叉开关与交叉开关分配模块相互连接。因采用交叉开关与交叉开关分配模块相互连接的结构，短了路由器内部数据的流水级数，减少路由器内部单跳传输延时和多跳传输延时，从而达到提高数据传输的成功率，提高网络系统的可靠性。
技术研发人员：蒋茨林;周颢
受保护的技术使用者：深圳市鑫金浪电子有限公司
技术研发日：2019.03.11
技术公布日：2019.09.03