视频直播设备的以太网信号优化电路的制作方法

本实用新型属于电子设备技术领域，尤其涉及视频直播设备的以太网信号优化电路。

背景技术：

phy是一个操作osi模型物理层的设备。一个以太网phy是一个芯片，可以发送和接收以太网的数据帧(frame)。它通常缺乏nic(网络接口控制器)芯片所提供的wake-on-lan或支持bootrom的先进功能。此外，不同于nic，phy没有自己的mac地址。现有技术采用高性能cpu处理数据，phy出来的信号线与cpu出来的高速控制信号线一起连接到pcie接口上。然而由于emi辐射，在数据传输过程中信号干扰多，数据传输效率偏低。

技术实现要素：

本实用新型提供一种视频直播设备的以太网信号优化电路，用以解决现有技术中phy数据传输过程中信号干扰的技术问题。

本实用新型提供一种视频直播设备的以太网信号优化电路，包括以太网phy芯片、高速串行pcie接口、主控芯片以及抗干扰电路，所述高速串行pcie接口的一端与所述抗干扰电路的一端电连接，所述抗干扰电路的另一端与所述以太网phy芯片的一端电连接，所述以太网phy芯片的另一端与所述主控芯片通讯连接。

其中，所述抗干扰电路包括二级滤波电容以及一级滤波电阻，所述二级滤波电容的一端与一级滤波电阻的一端并联接入所述高速串行pcie接口，所述二级滤波电容的另一端接地，所述一级滤波电阻的另一端与所述以太网phy芯片电连接。

其中，所述抗干扰电路包括四组以太网络双向数据传输线，每组所述以太网络双向数据传输线上均包括一所述二级滤波电容以及一所述一级滤波电阻，三组所述以太网络双向数据传输线的一端分别接入所述高速串行pcie接口的不同引脚位置，三组所述以太网络双向数据传输线的另一端分别接入所述以太网phy芯片的不同引脚位置。

其中，所述抗干扰电路还包括网口指示灯信号线，所述网口指示灯信号线的一端与所述高速串行pcie接口电连接，所述网口指示灯信号线的另一端与所述以太网phy芯片电连接。

其中，所述视频直播设备的以太网信号优化电路还包括嵌入式存储器emmc控制器以及低功耗通信lpddr3模块，所述emmc控制器以及所述lpddr3模块均与所述主控芯片通讯连接。

从上述本实用新型实施例可知，本实用新型中的以太网信号优化电路通过在高速串行pcie接口与以太网phy芯片之间增设抗干扰电路，从而减少以太网phy芯片与高速串行pcie接口之间数据传输过程中受到emi辐射影响，优化信号，减少干扰，使得数据传输效率更高。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型视频直播设备的以太网信号优化电路的结构框图；

图2为本实用新型抗干扰电路的电路示意图。

具体实施方式

为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而非全部实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型公开了一种视频直播设备的以太网信号优化电路，包括以太网phy芯片1、高速串行pcie接口2、主控芯片3以及抗干扰电路4，高速串行pcie接口2的一端与抗干扰电路4的一端电连接，抗干扰电路4的另一端与以太网phy芯片1的一端电连接，以太网phy芯片1的另一端与主控芯片3通讯连接。

相较于现有技术，本实用新型中的以太网信号优化电路通过在高速串行pcie接口2与以太网phy芯片1之间增设抗干扰电路4，从而减少以太网phy芯片1与高速串行pcie接口2之间数据传输过程中受到emi辐射影响，优化信号，减少干扰，使得数据传输效率更高。

在本实施例中，抗干扰电路4的第一组以太网络双向数据传输线，包括正极传输线mdi0+—phy_mdi0+以及负极传输线mdi0-—phy_mdi0-，mid0+以及mdi0-均接高速串行pcie接口2，phy_mdi0+以及phy_mdi0-均接以太网phy芯片1。电阻r115以及电容c313并联接入正极传输线的mdi0+端，电阻r115的另一端接入phy_mdi0-端；电阻r116以及电容c314并联接入正极传输线的mdi0-端，电阻r116的另一端接入phy_mdi0-端。r115以及r116起到稳压作用，c313以及c314起到滤波作用。

在本实施例中，抗干扰电路4的第二组以太网络双向数据传输线，包括正极传输线mdi1+—phy_mdi1+以及负极传输线mdi1-—phy_mdi1-，mid1+以及mdi1-均接高速串行pcie接口2，phy_mdi1+以及phy_mdi1-均接以太网phy芯片1。电阻r117以及电容c315并联接入正极传输线的mdi1+端，电阻r117的另一端接入phy_mdi1-端；电阻r118以及电容c316并联接入正极传输线的mdi1-端，电阻r118的另一端接入phy_mdi1-端。r117以及r118起到稳压作用，c315以及c316起到滤波作用。

在本实施例中，抗干扰电路4的第三组以太网络双向数据传输线，包括正极传输线mdi2+—phy_mdi2+以及负极传输线mdi2-—phy_mdi2-，mid2+以及mdi2-均接高速串行pcie接口2，phy_mdi2+以及phy_mdi2-均接以太网phy芯片1。电阻r119以及电容c317并联接入正极传输线的mdi2+端，电阻r119的另一端接入phy_mdi2-端；电阻r120以及电容c318并联接入正极传输线的mdi2-端，电阻r120的另一端接入phy_mdi2-端。r119以及r120起到稳压作用，c317以及c318起到滤波作用。

在本实施例中，抗干扰电路4的第四组以太网络双向数据传输线，包括正极传输线mdi3+—phy_mdi3+以及负极传输线mdi3-—phy_mdi3-，mid3+以及mdi3-均接高速串行pcie接口2，phy_mdi3+以及phy_mdi3-均接以太网phy芯片1。电阻r121以及电容c319并联接入正极传输线的mdi3+端，电阻r121的另一端接入phy_mdi3-端；电阻r122以及电容c320并联接入正极传输线的mdi3-端，电阻r122的另一端接入phy_mdi3-端。r121以及r122起到稳压作用，c319以及c320起到滤波作用。

在本实施例中，抗干扰电路4还包括网口指示灯信号线，包括传输线led1_ad1—phy_led1_ad1以及传输线led0_ad0—phy_led0_ad0，led1_ad1以及led0_ad0均接高速串行pcie接口2，phy_led1_ad1以及phy_led0_ad0均接以太网phy芯片1。

在本实施例中，视频直播设备的以太网信号优化电路还包括嵌入式存储器emmc控制器以及低功耗通信lpddr3模块，emmc控制器以及lpddr3模块均与主控芯片3通讯连接。

emmc(embeddedmultimediacard)是mmc协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。emmc在封装中集成了一个控制器，提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。

lowpowerdoubledataratesdram，是ddrsdram的一种，又称为mddr(mobileddrsdram),是美国jedec固态技术协会(jedecsolidstatetechnologyassociation)面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动式电子产品。lpddr3也一样支持pop堆叠封装和独立封装，以满足不同类型移动设备的需要。lpddr2的能效特性和信号界面都也得以延续。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上为对本实用新型所提供的技术方案的描述，对于本领域的技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本实用新型的限制。