一种小型化零中频快跳频电台的制作方法

本发明涉及通信技术领域，尤其涉及一种小型化零中频快跳频电台。

背景技术：

军事无线通信是保障现代作战指挥的主要通信手段，也是联络飞机、导弹、卫星等运动目标的唯一通信手段，必须具备抗干扰措施。具有抗多径、抗跟踪干扰能力的快跳频通信得到了广泛应用，可以实现低信噪比下的数据传输。

提升扩频增益与跳速可以增强跳频系统的抗干扰能力，如美国chess高速跳频电台，采用了直扩、跳频混合扩频方式、每秒切换5000个频率，能提供可靠的远距离数据传输。

对于位于部分频点的窄带干扰，在干信比过大时很难直接以扩频增益去抗衡，需要有适当的抗窄带干扰能力。

此外，为了适应战场环境下灵活快速部署与隐蔽性的要求，快跳频电台还应具备低功耗小型化的特点，因此，亟需一种小型化零中频快跳频电台。

技术实现要素：

为了解决上述问题，本发明实施例提供一种小型化零中频快跳频电台。

本发明实施例提供一种小型化零中频快跳频电台，包括：快跳频发送端、数模转换器、第一低通滤波器、第一混频器、第一天线、第二天线、第二混频器、第二低通滤波器、模数转换器和快跳频接收端，其中：

所述快跳频发送端用于生成直接序列扩频与跳频扩频相结合的初始零中频混合扩频数字信号；

所述数模转换器用于将所述初始零中频混合扩频数字信号转换为初始零中频混合扩频模拟信号；

所述第一低通滤波器用于滤除所述初始零中频混合扩频模拟信号中的高频成分，获取滤波后的初始零中频混合扩频模拟信号；

所述第一混频器用于将滤波后的初始零中频混合扩频模拟信号从零中频上变频到射频，获取初始射频混合扩频模拟信号；

所述第一天线用于将所述初始射频混合扩频模拟信号发射出去；

所述第二天线用于接收所述初始射频混合扩频模拟信号；

所述第二混频器用于将所述初始射频混合扩频模拟信号从射频下变频到零中频，获取整合零中频混合扩频模拟信号；

所述第二低通滤波器用于对所述整合零中频混合扩频模拟信号进行低通滤波，获取滤波后整合零中频混合扩频模拟信号；

所述模数转换器用于将滤波后整合零中频混合扩频模拟信号转换为整合零中频混合扩频数字信号；

所述快跳频接收端用于获取整合零中频混合扩频数字信号，并对所述整合零中频混合扩频数字信号进行相干接收，获取二进制数据信息。

优选地，所述快跳频发送端包括：频偏处理模块、扩频基带生成模块、跳频载波生成模块和混合扩频模块，所述频偏处理模块的第一端与所述扩频基带生成模块的第一端连接，所述频偏处理模块的第二端与所述跳频载波生成模拟的第二端连接，所述扩频基带生成模块的第二端与所述混合扩频模块的第一端连接，所述跳频载波生成模块的第二端与所述混合扩频模拟的第二端连接；

所述频偏处理模块用于为所述扩频基带生成模块和所述跳频载波生成模块提供带有对应于多普勒频偏的符号周期展缩量，并给所述跳频载波生成模块提供带有频偏的跳频图案，以生成自带多普勒信息的快跳频数字信号；

所述扩频基带生成模块用于接收频偏处理模块传递的周期展缩量，根据发送数据与扩频码，生成基带扩频信号，并发送给所述混合扩频模块；

所述跳频载波生成模块用于根据频偏处理模块传递的带有频偏的跳频图案与带有周期展缩的跳频周期，生成跳频载波，并发送给所述混合扩频模块；

所述混合扩频模块用于根据扩频基带生成模块的基带扩频信号与跳频载波生成模块的跳频载波，生成带有多普勒频偏信息的初始零中频混合扩频数字信号。

优选地，所述快跳频接收端具体包括粗捕获模块、多普勒本振模块、精搜同步模块与解调模块，其中：

所述粗捕获模块用于检测干扰频点进行删除，再对接收数字信号进行差分相干捕获，并将精度为4倍符号速率的频偏信息与精度为tc/2的码相位信息发送给所述多普勒本振模块；

所述多普勒本振模块用于根据所述粗捕获模块提供的频偏信息与码相位信息产生所述零中频跳频载波用于解跳，并当收到来自于所述精搜同步模块的频偏信息与码相位信息后，更新所述零中频跳频载波；

所述精搜同步模块用于根据解跳后的零中频跳频载波，为所述多普勒本振模块提供精度为5hz的频偏信息，并根据码相位信息调整多普勒本振的解跳窗口，并检测帧头数据的位置，传递给所述解调模块；

所述解调模块用于在所述精搜同步模块检测到帧头之后，分析解跳后数据段零中频信号，得到二进制数据信息。

优选地，所述快跳频发送端与所述快跳频接收端在一片xc7k325tffg900-2l型号fpga内实现，均采用相同的采样率与系统时钟122.88mhz，量化位宽均为16bit。

优选地，所述数模转换器与所述模数转换器均为ad9371。

优选地，本发明提供的小型化零中频快跳频电台还包括：第一高速接口和第二高速接口，用于fpga与ad9371之间进行高速数据传输。其中，所述快跳频发送端通过所述第一高速接口与所述数模转换器连接，所述第一高速接口用于传输所述初始零中频混合扩频数字信号，所述模数转换器通过所述第二高速接口与所述快跳频接收端连接，所述第二高速接口用于传输所述整合零中频混合扩频数字信号。

优选地，所述初始零中频混合扩频数字信号的中心频点为0hz，使用了64个在±40.96mhz范围内均匀分布的跳频频点，具有8跳与64跳两种跳频图案。

优选地，所述初始零中频混合扩频信号使用了1024点长度的扩频比、bpsk调制与方波成型，发送数据包括帧头与数据段，过采样倍数为96，在64跳跳频图案下，扩频增益为46db。

优选地，所述初始射频混合扩频模拟信号的中心频率为15.72864ghz。

优选地，所述第一高速接口和所述第二高速接口使用高速串行接口jesd204b。

本发明实施例提供的一种小型化零中频快跳频电台，采用直扩与跳频相结合的方式，抗干扰能力强，借助零中频结构，快跳频电台的发送端与接收端数字逻辑均在一片v7系列fpga中实现，占用资源量小，可以兼容多种平台与系统；发送端可自由设置频偏，即使在有线测试环境下也可以自模拟多普勒效应；借助ad9371完成信号的高速传输与收发，具有小型化与低功耗的特点；此外，具备频域抗干扰算法可以工作在抵抗60db的窄带干扰。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种小型化零中频快跳频电台的结构示意图；

图2为本发明实施例提供的一种零中频的快跳频发送端的结构示意图；

图3为本发明实施例提供的一种零中频的快跳频接收端的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种小型化零中频快跳频电台的结构示意图，如图1所示，该快跳频电台的结构包括：快跳频发送端101、数模转换器102、第一低通滤波器103、第一混频器104、第一天线105、第二天线106、第二混频器107、第二低通滤波器108、模数转换器109和快跳频接收端110，其中：

所述快跳频发送端101用于生成直接序列扩频与跳频扩频相结合的初始零中频混合扩频数字信号；

所述数模转换器102用于将所述初始零中频混合扩频数字信号转换为初始零中频混合扩频模拟信号；

所述第一低通滤波器103用于滤除所述初始零中频混合扩频模拟信号中的高频成分，获取滤波后的初始零中频混合扩频模拟信号；

所述第一混频器104用于将滤波后的初始零中频混合扩频模拟信号从零中频变换到射频，获取初始射频混合扩频模拟信号；

所述第一天线105用于将所述初始射频混合扩频模拟信号发射出去；

所述第二天线106用于接收所述初始射频混合扩频模拟信号；

所述第二混频器107用于将所述初始射频混合扩频模拟信号从射频变换到零中频，获取整合零中频混合扩频模拟信号；

所述第二低通滤波器108用于对所述整合零中频混合扩频模拟信号进行滤波，获取滤波后整合零中频混合扩频模拟信号；

所述模数转换器109用于将滤波后整合零中频混合扩频模拟信号转换为整合零中频混合扩频数字信号；

所述快跳频接收端110用于获取整合零中频混合扩频数字信号，并对所述整合零中频混合扩频数字信号进行相干接收，获取二进制数据信息。

本发明实施例中，快跳频发送端和快跳频接收端统称为数字逻辑部分，数模转换器、第一低通滤波器、第一混频器、第一天线、第二天线、第二混频器、第二低通滤波器和模数转换器统称为模拟硬件部分，数字逻辑部分与模拟硬件部分相连接，为后者提供数字信号并接收返回的信号，数字逻辑部分在一块xc7k325tffg900-2l型号fpga内实现，均采用相同的采样率与系统时钟122.88mhz，量化位宽均为16bit。

快跳频发送端用以生成直接序列扩频与跳频扩频相结合的零中频混合扩频信号，传递给硬件模拟部分。

快跳频接收端根据硬件模拟部分返回的接收信号，对信号进行相干接收、数据分析。

模拟硬件部分与数字逻辑部分相连接，模拟硬件部分一方面将数字逻辑部分产生的零中频数字信号进行高速传输并转换为模拟射频信号发射，另一方面将接收射频信号转化为零中频数字信号并高速传递给数字逻辑部分。

模拟硬件部分中首先将零中频数字信号转换为模拟射频信号进行发射，发射部分的电路由数模转换器、第一低通滤波器、第一混频器和第一天线组成，数模转换器和快跳频发送端之间可以通过直接连接，也可以通过高速接口连接，本发明实施例中，采用第一高速接口111连接快跳频发送端和数模转换器。

第一高速接口，负责把数字信号在数字逻辑部分与数模转换器之间快速传输。

数模转换器用于零中频快跳频数字信号与模拟信号之间的转换，将初始零中频混合扩频数字信号转换为初始零中频混合扩频模拟信号。

第一低通滤波器用于滤除初始零中频混合扩频模拟信号中的高频成分。

第一混频器用于将滤波后的初始零中频混合扩频模拟信号上变频到射频，得到初始射频混合扩频模拟信号。

第一天线用于将初始射频混合扩频模拟信号发射出去。

第二天线用于接收初始射频混合扩频模拟信号。

第二混频器用于将射频信号下变频到零中频，具体将初始射频混合扩频模拟信号从射频变换到零中频，获取整合零中频混合扩频模拟信号。

第二低通滤波器用于对整合零中频混合扩频模拟信号进行滤波，获取滤波后整合零中频混合扩频模拟信号。

模数转换器用于将滤波后整合零中频混合扩频模拟信号转换为整合零中频混合扩频数字信号。

模数转换器与快跳频接收端之间可以直接通过导线连接，也可以通过高速接口连接，本发明实施例中采用第二高速接口112连接模数转换器和快跳频接收端。

快跳频接收端用于获取整合零中频混合扩频数字信号，并对所述整合零中频混合扩频数字信号进行相干接收，获取二进制数据信息。

本发明实施例提供的一种小型化零中频快跳频电台，采用直扩与跳频相结合的方式，抗干扰能力强，借助零中频结构，快跳频电台的发送端与接收端数字逻辑均在一片v7系列fpga中实现，占用资源量小，可以兼容多种平台与系统；发送端可自由设置频偏，即使在有线测试环境下也可以自模拟多普勒效应；借助ad9371完成信号的高速传输与收发，具有小型化与低功耗的特点；此外，具备频域抗干扰算法可以工作在抵抗60db的窄带干扰。

在上述实施例的基础上，优选地，所述快跳频发送端包括：频偏处理模块、扩频基带生成模块、跳频载波生成模块和混合扩频模块，所述频偏处理模块的第一端与所述扩频基带生成模块的第一端连接，所述频偏处理模块的第二端与所述跳频载波生成模拟的第二端连接，所述扩频基带生成模块的第二端与所述混合扩频模块的第一端连接，所述跳频载波生成模块的第二端与所述混合扩频模拟的第二端连接；

所述频偏处理模块用于为所述扩频基带生成模块和所述跳频载波生成模块提供带有对应于多普勒频偏的符号周期展缩量，并给所述跳频载波生成模块提供带有频偏的跳频图案，以生成自带多普勒信息的快跳频数字信号；

所述扩频基带生成模块用于接收频偏处理模块传递的周期展缩量，根据发送数据与扩频码，生成基带扩频信号，并发送给所述混合扩频模块；

所述跳频载波生成模块用于根据频偏处理模块传递的带有频偏的跳频图案与带有周期展缩的跳频周期，生成跳频载波，并发送给所述混合扩频模块；

所述混合扩频模块用于根据扩频基带生成模块的基带扩频信号与跳频载波生成模块的跳频载波，生成带有多普勒频偏信息的初始零中频混合扩频数字信号。

在上述实施例的基础上，优选地，还包括：第一高速接口和第二高速接口，其中，所述快跳频发送端通过所述第一高速接口与所述数模转换器连接，所述第一高速接口用于传输所述初始零中频混合扩频数字信号，所述模数转换器通过所述第二高速接口与所述快跳频接收端连接，所述第二高速接口用于传输所述整合零中频混合扩频数字信号。

第一高速接口和第二高速接口均用于fpga与ad9371之间进行高速数据传输。

作为优选，所述高速接口使用高速串行接口jesd204b，可以实现最高12.5gbps的传输速率，且不需要随路时钟与链路对齐。

作为优选，所述射频信号的中心频率为15.72864ghz。

作为优选，模拟硬件部分使用ad9371芯片完成数字零中频信号与模拟射频信号之间的传递与转化，涵盖了高速接口、adc/dac、低通滤波、混频器的功能。

图2为本发明实施例提供的一种零中频的快跳频发送端的结构示意图，如图2所示，该快跳频发送端包括频偏处理模块、扩频基带生成模块、跳频载波生成模块和混合扩频模块，图中“频偏处理”即表示频偏处理模块，“扩频基带生成”即表示扩频基带生成模块，“跳频载波生成”即表示跳频载波生成模块，“混合扩频”即表示混合扩频模块。

频偏处理模块为扩频基带生成模块与跳频载波生成模块提供带有对应于多普勒频偏的符号周期展缩量，并给跳频载波生成模块提供带有频偏的跳频图案，以生成自带多普勒信息的快跳频数字信号。

扩频基带生成模块接收频偏处理模块传递的周期展缩量，根据发送数据与扩频码，生成基带扩频信号，传递给混合扩频模块。

跳频载波生成模块根据频偏处理模块传递的带有频偏的跳频图案与带有周期展缩的跳频周期，生成跳频载波，传递给混合扩频模块。

混合扩频模块根据扩频基带生成模块的基带扩频信号与跳频载波生成模块的跳频载波，生成带有多普勒频偏信息的混合扩频信号，传递给模拟硬件部分的高速接口。

作为优选，零中频混合扩频信号中心频点为0hz，使用了64个在±40.96mhz范围内均匀分布的跳频频点，具有8跳与64跳两种跳频图案。

作为优选，零中频混合扩频信号使用了1024点长度的扩频比、bpsk调制与方波成型，发送数据包括帧头与数据段，过采样倍数为96，在64跳工作模式下，扩频增益为46db。

作为优选，零中频混合扩频信号可以模拟多普勒效应带来的频率偏移与周期展缩。

具体地，符号速率为1250ksps，在8跳模式下全数据1，作为导频段，用以粗捕获，持续时长为132符号；在64跳模式下，先发送长度为64符号的帧同步头，再发送长度不限的随机数据。

具体地，所选跳频图案没有重叠频率，并且每个符号重复一次，64跳模式下跳速为80000跳每秒，8跳模式下跳速为10000跳每秒。

具体地，跳频总带宽为81.92mhz，每个频点上带宽为2.56mhz。

图3为本发明实施例提供的一种零中频的快跳频接收端的结构示意图，如图3所示，图中多普勒本振即表示多普勒本振模块，该快跳频接收端包括粗捕获模块、多普勒本振、精搜同步模块与解调模块。

粗捕获模块带有频域抗干扰算法，首先检测干扰频点进行删除，再对接收数字信号进行差分相干捕获，并将精度为4倍符号速率的频偏信息与精度为tc/2的码相位信息传递给多普勒本振。

多普勒本振首先根据粗捕获模块提供的频偏信息与码相位信息产生零中频跳频载波用于解跳；当收到来自于精搜同步模块的频偏信息与码相位信息后，重新生成更为精确的跳频载波。

精搜同步模块根据解跳后的零中频信号，为多普勒本振提供精度为5hz的频偏信息，并根据码相位信息调整多普勒本振的解跳窗口。同时，还能检测帧头数据的位置，传递给解调模块。

解调模块在精搜同步模块检测到帧头之后，分析解跳后数据段零中频信号，得到二进制数据信息。

具体地，精搜同步模块的检测干扰频点，采用双门限法，根据有效信号的最小功率与门限系数设置高低门限，从跳频信号中检测出干扰成分进行删除而保留有用成分。

具体地，在自发自收模式下，接收时延τ在(1/96)tc以内(过采样率为96)；

具体地，快跳频接收端抗多普勒范围为±40khz，经实测验证es/no为7db情况下捕获概率为0.99573(99573/100000)，es/no为6db情况下捕获概率为0.98106(98106/100000)。

具体地，快跳频接收端在jsr为60db、es/no为7db时，经实测验证捕获概率为0.97653(97653/100000)，信噪比回退在2db之内。

综上，本发明提供的一种低功耗零中频结构的快跳频电台设计，采用直扩与跳频相结合的方式，扩频增益为46db，跳速达80000跳每秒，抗干扰能力强；发送端可以自由设置频偏，即使在有线测试环境下也可以模拟多普勒效应；借助零中频结构，快跳频电台的发送端与接收端数字逻辑均在一片v7系列fpga中实现，占用资源量小，可以兼容多种平台与系统；借助ad9371完成信号的高速传输与收发，具有小型化与低功耗的特点；此外，快跳频接收端具备频域抗干扰算法，在干信比为60db的窄带干扰下，信噪比回退在2db之内。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。