分布式视频显示系统、控制装置及控制方法与流程

本申请是申请日为2017年4月26日、申请号为201710281994.2、发明名称为“分布式视频显示系统、控制装置及控制方法”的申请的分案申请。

本发明是有关于一种显示系统、装置及方法，且特别是有关于一种分布式视频显示系统、控制装置及控制方法。

背景技术：

当前的分布式视频显示方式可利用现场可编程门阵列(field-programmablegatearray，fpga)实现。然而，fpga的可程序化的互连机制需要多个实体节点与多个实体开关来实现，对于电路的实体分布具有较高的依赖性，致使在高解析度的分布式视频显示应用下，会产生中间区域与周边区域的显示差异。

分布式视频的另一个显示方式为利用系统单芯片(systemonchip，soc)实现，并且基于标准网络协议，使每个客户端可以连接到内部网络(intranet)及/或外部网络(internet)。分布式视频显示系统中，每一个soc可分别对应于多个分布式视频显示器其中之一。

然而，每一个soc都是依据各自的时钟进行操作，随着时间推移，其时钟之间的误差也会增加，并且每一个soc的垂直同步信号(vsync)脉波的相位误差，也会随时间的增加而增加。在分布式视频显示的过程中，若有任意两个soc的vsync有一个以上的相位误差，会导致一个画面的显示差异，就使用者的角度来看，会观察到画面的撕裂。

此外，每一个soc的操作系统、应用程序、应用程序接口(applicationprogramminginterface，api)等软硬件配置可能不同，此不同会造成其数据处理上的差异。例如视频信号的解码，不同soc的处理时间会有所差异。上述的差异均有可能会致使分布式视频显示系统在播放视频时产生画面不同步的状况，而提高画面撕裂的风险。

技术实现要素：

有鉴于此，本发明提供一种分布式视频显示系统、控制装置及控制方法，可以有效改善因为多个soc间的差异所造成的显示画面不同步，从而降低画面撕裂的机会。

本发明的分布式视频显示系统包括影像来源装置、多个显示器、多个显示芯片以及控制装置。其中，影像来源装置用以提供影像数据。显示芯片分别耦接至显示器，并经由网络连接影像来源装置。控制装置经由网络连接影像来源装置及显示芯片，用以传送播放信号到各个显示芯片，以控制显示芯片自影像来源装置接收影像数据，并且将影像数据转换为可供显示器播放的显示画面。控制装置还传送同步信号至各个显示芯片，以控制显示芯片根据同步信号同步彼此的时钟，并且设定在接收到影像数据之后的固定延迟时间将显示画面同步播放至显示器。

本发明的分布式视频显示控制装置包括时钟、通信模块以及处理器。其中，通信模块经由网络连接影像来源装置及显示芯片，以传送播放信号至各个显示芯片。处理器耦接于时钟以及通信模块，用以控制显示芯片自影像来源装置接收影像数据，并将此影像数据转换为可供显示器播放的显示画面。控制装置还传送同步信号至各个显示芯片，以控制显示芯片根据同步信号以同步彼此的时钟，并且设定在接收到影像数据之后的固定延迟时间同步播放显示画面至显示器。

本发明提供一种分布式视频显示的控制方法，适于由控制装置控制多个显示芯片于对应的多个显示器上同步播放显示画面。控制方法包括通过控制装置传送同步信号至各个显示芯片，以控制显示芯片根据同步信号同步彼此的时钟。以及通过控制装置在各个显示芯片上设定从影像来源装置接收到影像数据之后所得出的固定延迟时间，以同步播放由影像数据转换为显示画面到所对应的各个显示器上。

基于上述，本发明的分布式视频显示系统、控制装置及控制方法通过控制装置与多个显示芯片之间进行同步操作，以同步控制装置与各个显示芯片彼此的时钟并设定各个显示芯片于固定延迟时间同步播放显示画面。此外，控制装置还控制各个显示芯片于固定延迟时间将垂直同步信号重置。借此，可实现多个显示器的同步播放并防止画面撕裂。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依据本发明一实施例所绘示的分布式视频显示系统的示意图。

图2是依据本发明一实施例所绘示的分布式视频显示控制装置的方块图。

图3是依据本发明一实施例所绘示的时钟同步的示意图。

图4是依据本发明一实施例所绘示的影像数据处理延迟的示意图。

图5是依据本发明一实施例所绘示的对各个显示芯片的垂直同步信号进行同步的示意图。

图6是依据本发明一实施例所绘示的分布式视频显示控制方法的流程图。

其中，附图中符号的简单的说明如下：

1：分布式视频显示系统；12：影像来源装置；14、41：控制装置；16、161-169、43：显示芯片；18、181-189、45：显示器；20、42：网络；44：显示接口；141：时钟；142：通信模块；143：处理器；431：网卡；432：硬件层；433：硬件抽象层；434：操作系统；435：应用程序；436：gpu；437：显示接口单元；451：a/d控制板；时间偏移；t1、t1’、t2、t2’：时间戳；vsync、vsynca、vsyncb：垂直同步信号；hsynca：水平同步信号；d：信息的传送时间；sync：同步信息；delay_req：延迟请求信息；delay_resp：延迟响应信息；s610、s620：步骤。

具体实施方式

请参考图1，图1是依据本发明一实施例所绘示的分布式视频显示系统的示意图。在图1的实施例中，分布式视频显示系统1包括影像来源装置12、控制装置14、多个显示芯片16及多个显示器18，其功能分述如下：

影像来源装置12例如是网络摄影机、编码器、串流服务器、网络硬盘录像机等可提供影像数据的电子装置或上述装置的组合，其可通过网络20提供影像数据。

所述多个显示芯片16包括显示芯片161-169，各个显示芯片161-169例如是一个系统单芯片(systemonchip，soc)，其中可包含微控制器、微处理器、数字信号处理器等处理器以及只读存储器(rom)、随机存取存储器(ram)、电子可抹除可程序化只读存储器(eeprom)、快闪存储器等存储器，而可运行windows、linux等操作系统及其他应用程序。各个显示芯片161-169亦可包括通用串行总线(universalserialbus，usb)、火线、以太网络、通用非同步收发(universalasynchronousreceiver/transmitter，uart)、串行外设接口(serialperipheralinterfacebus，spi)等连接接口，而可连接外部装置。

所述多个显示器18例如包括显示器181-189，其可依图1所示的配置组成电视墙，以播放同一个画面的不同部分或是播放不同的画面。其中，各个显示器181-189例如是采用液晶显示器(liquidcrystaldisplay，lcd)、发光二极管(light-emittingdiode，led)、场发射显示器(fieldemissiondisplay，fed)或其他种类面板作为显示面板，以及采用冷阴极荧光灯管(coldcathodefluorescentlamp，ccfl)或发光二极管(light-emittingdiode，led)作为背光模块的屏幕或电视。显示器181-189例如是通过视频图形阵列(videographicsarray，vga)、数字视觉接口(digitalvisualinterface，dvi)、高清晰度多媒体接口(highdefinitionmultimediainterface，hdmi)、显示端口(displayport，dp)等显示接口分别连接对应的显示芯片161-169，而可从显示芯片161-169接收显示画面以在显示面板上显示。其中，本实施例的分布式视频显示系统1可包括数量更多的显示芯片16及显示器18，且显示器18的配置方式也不限于如图1所示的电视墙，而可采分散配置。本实施例并不限制显示芯片16及显示器18的数量及配置方式。

控制装置14例如是具备运算能力的个人计算机、服务器、工作站等计算机装置，或是手机、平板计算机等可携式电子装置，其可经由网络20连接影像来源装置12以及显示芯片16，以控制显示芯片16自影像来源装置12接收影像数据，并将影像数据转换为显示画面后在显示器18上播放。其中，控制装置14可控制显示芯片16的下列事项：(a)所要播放的内容；(b)何时播放内容；(c)从哪一个影像来源装置12接收影像数据；以及(d)同步播放内容(即在同一时间播放同一个视频画面)。

详言之，请同时参考图1与图2，图2是依据本发明一实施例所绘示的控制装置的方块图。如图2所示，控制装置14包括时钟141、通信模块142及处理器143。其中，时钟141可提供处理器143运行所需的时钟信号。通信模块142例如是支持以太网(ethernet)或是支持802.11g、802.11n、802.11ac、802.1as等无线网络标准的网卡或网络设备，其可提供控制装置14通过有线或无线的方式连结网络20，而与网络20上的其他装置(例如影像来源装置12及显示芯片16)连接。处理器143例如是中央处理单元(centralprocessingunit，cpu)，或是其他可程序化的一般用途或特殊用途的微处理器(microprocessor)、数字信号处理器(digitalsignalprocessor，dsp)、可程序化控制器、特殊应用集成电路(applicationspecificintegratedcircuits，asic)、可程序化逻辑装置(programmablelogicdevice，pld)或其他类似装置或这些装置的组合，其可载入并执行计算机程序，以实施对于显示芯片16的控制。

控制装置14的处理器143例如是通过通信模块142连结网络20并经由网络20将播放信号传送至各个显示芯片161-169，以控制各个显示芯片161-169自影像来源装置12接收影像数据。其中，显示芯片161-169例如会辨识影像数据的编码格式(例如mpeg-4、h.264等)，并执行对应的解码器以将影像数据转换为可供显示器181-189播放的显示画面。显示器181-189则可从其所连接的显示芯片161-169接收转换后的显示画面，以进行显示。

需说明的是，除了控制视频播放之外，控制装置14的处理器143还可利用通信模块142经由网络20传送同步信号至各个显示芯片161-169，以控制显示芯片161-169根据此同步信号同步彼此的时钟。

详言之，图3是依照本发明一实施例所绘示的时钟同步的示意图。请同时参考图2与图3，控制装置14的处理器143例如会依据时钟141所发送的时钟信号，利用通信模块142通过网络20传送同步信息sync到各个显示芯片161-169(以下以显示芯片161为例作说明)，此同步信息sync中包括记录处理器143传送同步信息sync时的时间戳t1。显示芯片161在接收到来自于控制装置14的同步信息sync后，将会记录其接收到同步信息sync时的时间戳t1’。

接着，在显示芯片161接收同步信息sync之后，经过第一延迟时间后将会传送延迟请求信息delay_req到控制装置14，并且也记录其传送延迟请求信息delay_req时的时间戳t2。然后，控制装置14的处理器143利用通信模块142接收延迟请求信息delay_req后，经过第二延迟时间后将会利用通信模块142通过网络20传送延迟响应信息delay_resp到显示芯片161，其中延迟响应信息delay_resp中包括记录处理器143接收到延迟请求讯delay_req时的时间戳t2’。

最后，显示芯片161可依据所记录或取得的时间戳t1、t1’、t2及t2’，基于同步信息sync与延迟请求信息delay_req的传送时间应一致的条件下，计算出显示芯片161的时钟相对于控制装置14的时钟141的时间偏移。

详言之，当显示芯片161通过网络20接收到来自于控制装置14的同步信息sync后，可以取得时间戳t1及t1’，其关系如下：

其中，是显示芯片161的时钟相对于控制装置14的时钟141的时间偏移，而d是信息的传送时间。

另一方面，当显示芯片161通过网络20接收到来自于控制装置14的延迟信息delay_resp后，可以取得时间戳t2及t2’，其关系如下：

在假设同步信息sync与延迟请求信息delay_req的传送时间d为相同的条件下，将上述式(1)与式(2)结合，可得到显示芯片161的时钟相对于控制装置14的时钟141的时间偏移

基于上述的计算方式，各个显示芯片161-169可算出其时钟相对于控制装置14的时钟141的时间偏移从而依据此时间偏移对其时钟进行相位调整，致使其时钟能与控制装置14的时钟141同步，最终当所有显示芯片161-169时钟均与控制装置14的时钟141同步时，即达到显示芯片161-169之间的时钟同步。

通过上述方法，本实施例将可实现微秒级的时钟同步，即控制装置14与各个显示芯片161-169的时钟之间，其误差仅有数十或数百微秒，而通过精确的时钟同步，可帮助后续制定精确的画面播放时间，避免产生画面撕裂。

需说明的是，在其他实施例中，控制装置14的处理器143可能无法在发送同步信息sync的同时即取得发送时的时间戳以记录于同步信息sync内，而是需要等到传送完成时才能够从其网络硬件取得正确的时间戳。此时，控制装置14的处理器143需要额外使用另一信息来传达该时间戳。详言之，控制装置14的处理器143例如会在利用通信模块142通过网络20传送同步信息sync到各个显示芯片161-169之后，再传送另一个记录其传送同步信息的时间戳t1的接续信息到各个显示芯片161-169。据此，各个显示芯片161-169才能够通过接收接续信息，取得时间戳t1，而进行后续计算时钟的时间偏移的步骤。

虽然通过上述方法可实现显示芯片之间的时钟同步，但基于时钟本身的计时即存在误差，随着时间推移，可能又会重复发生时钟不同步的情况。对此，在一实施例中，控制装置例如会在每隔一段预设时间即传送同步信号到各个显示芯片，致使显示芯片可根据同步信号同步彼此的时钟，确保在显示画面因显示芯片不同步而发生撕裂之前，再次进行时钟同步。而在另一实施例中，控制装置则例如会在目前的影像数据的显示画面播放结束之后，下一影像数据的显示画面播放之前，传送同步信号至各显示芯片，致使显示芯片可根据同步信号同步彼此的时钟，此可避免显示的画面因为进行时钟同步的关系产生黑画面，影响观看者的视觉感受。

需说明的是，各个显示芯片接收影像数据之后，在转换显示画面的过程中，可能会因为操作系统未即时处理、呼叫应用程序接口(applicationprogramminginterface，api)需要时间、执行数据处理(例如影像解码)等因素造成处理时间长短不一，连带使得最终输出显示画面的时间不一致，结果造成画面撕裂。

对此，本发明的实施例通过控制装置在各个显示芯片上设定一个固定的播放时间，即在其接收到影像数据之后的一固定延迟时间将显示画面同步播放于显示器。此固定延迟时间的长度可通过控制装置对各个显示芯片的处理效能进行评估来决定，确保各个显示芯片在经过该固定延迟时间之后均已完成显示画面的转换，从而同步在显示器上播放显示画面。

详言之，请参考图4，图4是依照本发明一实施例所绘示的影像数据处理延迟的示意图。在图4中，在控制装置41通过网络42的控制下，显示芯片43通过位于硬件层432的网卡431接收影像数据，此数据经由硬件层432、硬件抽象层(hardwareabstractionlayer，hal)433、操作系统434直到应用程序435，而在应用程序435处理后，再经由操作系统434、硬件抽象层433，最后通过位于硬件层432的图形处理单元(graphicsprocessingunit，gpu)436的显示接口单元(displayinterfaceunit，diu)437输出，输出的显示画面经由数字视频接口(dvi)、高清晰度多媒体接口(hdmi)或者是显示端口(dp)等显示接口44送入显示器45的a/d控制板(a/dboard)451后，最终在显示器45上显示。

在上述数据处理的过程中，对于不同的显示芯片，其硬件层、硬件抽象层、操作系统以及应用程序的处理时间均不一致，连带使得影像数据在进入显示芯片之后直到显示画面从显示芯片输出之前，之间所经过的时间都不相同。也就是说，不同的显示芯片会具有不同的处理延迟时间。对此，本发明实施例通过在影像数据进入显示芯片的时间点到显示画面输出的时间点之间制定一个固定延迟时间，此固定延迟时间不仅可允许不同的显示芯片的应用程序、操作系统、硬件抽象层、硬件层有充足的时间来处理当前的画面，且可处理更多的后续画面。而结合先前精确的时钟同步以及此固定延迟时间的设定，将可确保所有的显示芯片能够同步输出显示画面至显示器上播放，避免产生画面撕裂。

需说明的是，显示芯片除了在上述固定延迟时间同步播放显示画面之外，还包括在此固定延迟时间或在此固定延迟时间之前利用显示接口单元(diu)中的暂存器重置其播放显示画面的垂直同步(vsync)信号，以确保所有显示画面的输出或翻页能够在显示同步中断(vblank)期间完成。

详言之，由于每个显示芯片的时钟之间具有差异，使得其垂直同步信号会启始于不同时间(或称为相位差)。以目前一般显示器的更新频率50/60/120fps(framepersecond)为例，其垂直同步信号的周期为20/16.7/8.3毫秒。因此，在等待垂直同步信号的情况下，上述设定的固定延迟时间可能会不够精确，而在最差的状况下可能会产生约16.7毫秒的延迟。对此，本发明实施例即通过在输出显示画面之前，先利用显示接口单元(diu)中的暂存器重置显示芯片播放显示画面的垂直同步信号，从而确保显示画面能够同步播放。

请参考图5，图5是依照本发明一实施例所绘示的对各个显示芯片的垂直同步信号进行同步的示意图。如图5所示，在将垂直同步信号同步之前，不同的显示芯片的垂直同步信号vsynca和vsyncb之间会有偏移的状况。这会使得在预设同步播放的时间点，画面播放可能会发生不同步。对此，通过在同步播放的时间点之前，将垂直同步信号vsynca和vsyncb重置，可确保在同步播放画面的时间点，不同显示芯片的垂直同步信号vsynca和vsyncb也是同步的(水平同步信号hsynca也可同步)。

请参考图1与图6，图6是依照本发明一实施例所绘示的分布式视频显示控制方法的流程图。本实施例的方法适用于前述实施例的分布式视频显示系统1。首先，在步骤s610中，通过控制装置14传送同步信号到多个显示芯片16，以控制各个显示芯片161-169根据同步信号同步彼此的时钟，致使控制装置14与各个显示芯片161-169的时钟能够同步。在步骤s620中，通过控制装置14于各个显示芯片161-169设定在接收到影像数据之后的固定延迟时间同步播放显示画面于多个显示器18，致使各个显示芯片161-169能够同步播放显示画面，避免发生画面撕裂的情形。

上述本发明实施例的控制方法的详细实施方式已在图1到图5所描述的实施例中充分说明，故在此不再赘述。

综上所述，本发明的分布式视频显示系统、控制装置及控制方式通过控制装置与多个显示芯片之间进行时钟同步，并设定于固定延迟时间同步播放显示画面。借此，从影像来源装置到显示器，其播放时间的准确度可达到微秒级，而可实现分布式视频显示系统的零画面延迟。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。