时间码显示系统、方法、显示设备、存储介质和电子设备与流程

本发明涉及显示控制技术领域，尤其涉及一种时间码显示系统、方法、显示设备、存储介质和电子设备。

背景技术：

时间码(timecode)是摄像机在记录图像信号的时候，针对每一帧图像记录的时间编码，是一种应用于流的数字信号，该信号为视频中的每个帧都分配一个数字，用以表示小时、分钟、秒钟和帧数。传统的监视器显示系统对时间码和视频帧分别存储，时间码根据视频在内存中的缓存帧数延迟输出，或者根据帧率转换的方式延迟输出，从而导致时间码无法做到和视频帧严格一致。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种时间码显示系统，能够将时间码和视频帧绑定存储，以便在输出侧使时间码和视频帧保持一致。

本发明的第二个目的在于提出一种显示设备。

本发明的第三个目的在于提出一种时间码显示方法。

本发明的第四个目的在于提出一种计算机可读存储介质。

本发明的第五个目的在于提出一种电子设备。

为达到上述目的，本发明第一方面实施例提出了一种时间码显示系统，包括：

视频接收模块，用于接收多路非同源的视频信号；

时间码解析模块，时间码解析模块与视频接收模块相连，时间码解析模块用于分别从每一路视频信号中提取每个视频帧的时间码信息；

写控制模块和缓存模块，写控制模块分别与视频接收模块和时间码解析模块相连，写控制模块用于分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块；

同步时钟模块，同步时钟模块与视频接收模块相连，同步时钟模块用于根据任意一路视频信号的随路时钟信号产生本地时钟信号；

读控制模块和显示模块，读控制模块分别与同步时钟模块和缓存模块相连，读控制模块用于根据本地时钟信号同步地从缓存模块中读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。

根据本发明实施例的时间码显示系统，通过视频接收模块接收多路非同源的视频信号，通过时间码解析模块分别从每一路所述视频信号中提取每个视频帧的时间码信息，通过写控制模块分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块，通过同步时钟模块根据任意一路视频信号的随路时钟信号产生本地时钟信号，以及通过读控制模块根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

此外，本申请的又一实施例提供一种显示设备，包括前述时间码显示系统。

根据本发明的一个实施例，多路非同源的视频信号的时钟域不完全相同，写控制模块还用于分别在每一路视频信号的时钟域下，将对应的视频信号中的每个视频帧及其时间码信息写入缓存模块。

根据本发明的一个实施例，时间码信息包括时间码状态和时间码数值，写控制模块还用于，在检测到时间码状态为有效状态时，从时间码解析模块读取时间码数值。

根据本发明的一个实施例，写控制模块还用于，将每个视频帧的显示数据逐行写入缓存模块，并在写入时间码数值时，将时间码数值写在视频帧的显示数据起始行之前。

根据本发明的一个实施例，读控制模块的输出帧率与任意一路视频信号的输入帧率相同。

根据本发明的一个实施例，读控制模块还用于，从缓存模块读出其他路视频信号时，其中，如果其他路视频信号的输入帧率小于读控制模块的输出帧率，则对其他路视频信号进行帧复制操作；如果其他路视频信号的输入帧率大于读控制模块的输出帧率，则对其他路视频信号进行丢帧操作。

根据本发明的一个实施例，同步时钟模块包括：同步单元，同步单元用于根据任意一路视频信号的随路时钟信号产生随路时钟域的帧同步脉冲信号；时钟域转换单元，时钟域转换单元与同步单元相连，时钟域转换单元用于将随路时钟域的帧同步脉冲信号转换为本地时钟域的帧同步脉冲信号；时序产生单元，时序产生单元与时钟域转换单元相连，时序产生单元用于将本地时钟域的帧同步脉冲信号转换为本地时钟信号。

根据本发明的一个实施例，读控制模块还用于，在同步时钟模块检测到视频接收模块无视频信号输入时，按照标准时序读取预设显示画面的显示数据。

根据本发明的一个实施例，时间码显示系统还包括osd菜单生成模块，osd菜单生成模块与读控制模块相连，osd菜单生成模块用于根据时间码信息生成osd菜单信息，以便读控制模块控制显示模块对osd菜单信息进行显示。

根据本发明的一个实施例，时间码显示系统还包括叠加模块和视频输出模块，其中，叠加模块分别与读控制模块和osd菜单生成模块相连，叠加模块用于根据视频帧和osd菜单信息生成视频帧画面和时间码信息的叠加画面；视频输出模块与叠加模块相连，视频输出模块用于输出叠加画面。

根据本发明的一个实施例，视频接收模块包括多个视频接收单元，每个视频接收单元用于接收一路视频信号；时间码解析模块包括多个时间码解析单元，每个时间码解析单元与每个视频接收单元一一对应相连，每个时间码解析单元用于从对应的一路视频信号中提取每个视频帧对应的时间码信息；写控制模块包括多个写控制单元，每个写控制单元分别与每个视频接收单元和每个时间码解析单元一一对应相连，每个写控制模块用于将对应的一路视频信号中的视频帧及其对应的时间码信息写入缓存模块。

根据本发明的一个实施例，时间码显示系统还包括总线仲裁模块和读写控制器，其中，总线仲裁模块的一端分别与读控制模块和写控制模块相连，总线仲裁模块用于接收写控制模块发送的写数据请求或读控制模块发送的读控制请求，并协调写控制请求和读控制请求；读写控制器的一端与总线仲裁模块的另一端相连，读写控制器的另一端与缓存模块相连，读写控制器用于根据写数据请求控制缓存模块写入数据，或根据读控制请求从缓存模块读出数据。

为达到上述目的，本发明第二方面实施例提出了一种显示设备，包括前述时间码显示系统。

根据本发明实施例的显示设备，通过采用前述时间码显示系统，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

为达到上述目的，本发明第三方面实施例提出了一种时间码显示方法，包括：接收多路非同源的视频信号；分别从每一路视频信号中提取每个视频帧的时间码信息；分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块；根据任意一路视频信号的随路时钟信号产生本地时钟信号；根据本地时钟信号同步从缓存模块中分别读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。

根据本发明实施例的时间码显示方法，通过接收多路非同源的视频信号，分别从每一路视频信号中提取每个视频帧的时间码信息，分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块，根据任意一路视频信号的随路时钟信号产生本地时钟信号，根据本地时钟信号同步从缓存模块中分别读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

为达到上述目的，本发明第四方面实施例提出了一种计算机可读存储介质，其上存储有时间码显示程序，该时间码显示程序被处理器执行时实现前述时间码显示方法。

根据本发明实施例的计算机可读存储介质，通过前述时间码显示方法，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

为达到上述目的，本发明第五方面实施例提出了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的时间码显示程序，处理器执行时间码显示程序时，实现前述时间码显示方法。

根据本发明实施例的电子设备，通过前述时间码显示方法，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1为根据本发明一个实施例的时间码显示系统的结构框图；

图2为根据本发明又一实施例的时间码显示系统的结构框图；

图3为根据本发明实施例的视频帧和时间码信息在缓存模块中的存储位置；

图4为根据本发明实施例提供的帧复制处理机制；

图5为根据本发明实施例提供的丢帧处理机制；

图6为根据本发明实施例提供的时间码显示方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述本发明实施例提出的时间码显示系统、方法、显示设备、计算机可读存储介质和电子设备。

在本申请中，参考图1所示，时间码显示系统包括视频接收模块10、时间码解析模块20、写控制模块30、缓存模块40、同步时钟模块50、读控制模块60和显示模块70。其中，视频接收模块10用于接收多路非同源的视频信号。时间码解析模块20与视频接收模块10相连，时间码解析模块20用于分别从每一路视频信号中提取每个视频帧的时间码信息。写控制模块30分别与视频接收模块10和时间码解析模块20相连，写控制模块30用于分别将没有视频信号中的每个视频帧及其对应的时间码信息写入缓存模块40。同步时钟模块50与视频接收模块20相连，同步时钟模块50用于根据任意一路视频信号的随路时钟信号产生本地时钟信号。读控制模块60分别与同步时钟模块50和缓存模块40相连，读控制模块60用于根据本地时钟信号同步地从缓存模块40中读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块70对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。

具体地，视频接收模块10可以是sdi(serialdigitalinterface，数字分量串行接口)接收模块。sdi接收模块可以接收多路非同源的视频信号，每一路视频信号独立输入，各路输入的视频信号之间不存在固定的时钟和相位关系。本实施例中，sdi接收模块可以采用赛灵思ip，每个赛灵思ip用于将接收到的一路串行视频数据解析成带有时序信息的并行视频数据。每一路sdi视频流均包括多个视频帧，时间码信息嵌入在sdi视频流中，每一个时间码信息用于对应标识一个视频帧。时间码解析模块20用于从sdi视频流中提取每个视频帧对应的时间码信息。写控制模块30用于将每一路视频信号写入缓存模块40，写入时将视频信号中的视频帧及每个视频帧对应的时间码绑定写入缓存模块40。其中，缓存模块40可以是ddr3缓存单元，当然，缓存模块40也可以是其他存储规格的存储单元，本申请对此不作限制。同步时钟模块50用于根据任意一路视频信号的随路时钟信号产生本地时钟信号，通常，可以设置同步时钟模块50根据接收到的第一路视频信号的随路时钟信号产生本地时钟信号，以使读控制模块60根据本地时钟信号同步读出的输入的各路视频信号。读控制模块60在从缓存模块40读出视频帧时，一并将与视频帧绑定的时间码信息读出，若视频帧为重复帧输出，则对应的时间码信息重复输出，若视频帧为丢帧输出，则与视频帧对应的时间码信息一并丢弃。度控制模块60将视频帧和时间码信息同步输出至显示模块70，显示模块70将多路非同源的视频显示画面进行拼接，并分别显示每一路视频信号的视频帧及其对应的时间码信息的叠加画面。

上述实施例提供的时间码显示系统，通过视频接收模块接收多路非同源的视频信号，通过时间码解析模块分别从每一路所述视频信号中提取每个视频帧的时间码信息，通过写控制模块分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块，通过同步时钟模块根据任意一路视频信号的随路时钟信号产生本地时钟信号，以及通过读控制模块根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是丢帧输出、重复帧输出或倍频输出，均可保证时间码信息和视频帧一致。

如图2所示，在其中一个实施例中，视频接收模块10包括多个视频接收单元11，每个视频接收单元11用于接收一路视频信号。时间码解析模块20包括多个时间码解析单元21，每个时间码解析单元21与每个视频接收单元11一一对应相连，每个时间码解析单元21用于从相应的一路视频信号中提取每个视频帧对应的时间码信息。写控制模块30包括多个写控制单元31，每个写控制单元31分别与每个视频接收单元11和每个时间码解析单元21一一对应相连，每个写控制单元31用于将相应的一路视频信号中的视频帧及其对应的时间码信息写入缓存模块40。

本实施例中，由于各路视频信号为非同源的视频信号，因此每路视频信号的时钟域不完全相同。写控制模块30分别在每一路视频信号的时钟域下，将对应的视频信号中的每个视频帧及其时间码信息写入缓存模块40。具体来说，每个写控制单元31对应连接一个视频接收单元11和一个时间码解析单元21，当视频接收单元11接收到视频信号后，时间码解析单元21从该视频信号中提取每个视频帧的时间码信息，写控制单元31用于在该视频信号的随路时钟域下将视频帧及视频帧对应的时间码信息绑定写入缓存模块40。

在其中一个实施例中，时间码信息包括时间码状态和时间码数值。写控制模块30还用于在检测到时间码状态为有效状态时，从时间码解析模块读取时间码数值。

具体地，时间码状态包括有效状态和无效状态。每个写控制单元31在从对应的时间码解析单元21读取时间码信息时，先判断时间码状态是否为有效状态，当时间码状态为无效状态时，写控制单元31不读取时间码数值。当时间码状态为有效状态时，写控制单元31读取对应的时间码数值。其中，时间码数值包括时：分：秒：帧四个标志位的值，每一个标志位由2位十进制数组成，每一位十进制数由4比特的二进制数表示，因此，每个时间码数值为32比特的二进制数。时间码数值信息具体如下表1所示：

表1：

在其中一个实施例中，写控制模块30还用于将每个视频帧的显示数据逐行写入缓存模块40，并在写入时间码数值时，将时间码数值写在视频帧的显示数据起始行之前。

具体地，时间码信息和视频帧的显示数据在内存中的存放位置如图3所示，写控制模块30根据视频帧的行信息将视频帧按行整体写入缓存模块40。为了将视频帧和时间码信息绑定写入，写控制模块30将视频帧的时间码信息存放在对应的视频帧的有效数据前一行的位置。具体来说，如果视频帧的有效数据大小为1920*1080*32，则时间码数据的大小为1920*1*32，缓存模块40为一帧视频帧和其对应的时间码信息分配的地址空间大小为1920*1081*32。

在其中一个实施例中，读控制模块60的输出帧率与任意一路视频信号的输入帧率相同。

本实施例中，如图2所示，时间码显示系统可以包括四个视频接收单元，分别为第一视频接收单元sd1、第二视频接收单元sdi2、第三视频接收单元sdi3和第四视频接收单元sdi4，用于分别接收四路输入的视频信号，也即第一路视频信号、第二路视频信号、第三路视频信号和第四路视频信号。读控制模块60的输出帧率可以与其中任意一路视频信号的输入帧率相同。具体来说，同步时钟模块50与其中一个视频接收单元11相连，用于根据该视频接收单元11接收到的视频信号的随路时钟信号产生本地时钟信号，使读控制模块60根据该本地时钟信号进行读出操作，进而可以使得读控制模块60的输出帧率与该视频接收单元11接收到的视频信号的输入帧率相同。

在其中一个实施例中，如图2所示，同步时钟模块50包括同步单元51、时钟域转换单元52和时序产生单元53。其中，同步单元51用于根据任意一路视频信号的随路时钟信号产生随路时钟域的帧同步脉冲信号。时钟域转换单元52与同步单元51相连，时钟域转换单元52用于将随路时钟域的帧同步脉冲信号转换为本地时钟域的帧同步脉冲信号。时序产生单元53与时钟域转换单元52相连，时序产生单元53用于将本地时钟域的帧同步脉冲信号转换为本地时钟信号。举例来说，可以配置读控制模块60的输出帧率与第一路视频信号的输入帧率相同，则同步单元51与第一视频接收单元sdi1相连，并根据第一路视频信号的时序信号(具体指帧同步信号)转换为帧同步脉冲信号，时钟域转换单元52将第一路视频信号的时钟域的帧同步脉冲信号转换为本地时钟域的帧同步脉冲信号，时序产生单元53将本地时钟域的帧同步脉冲信号转换为本地时钟信号，从而读控制模块60根据本地时钟信号读取缓存模块40的各路视频信号和对应的时间码信息。

进一步地，同步时钟模块50还检测各个视频接收单元11是否有信号输入。其中，当第一路视频信号没有信号输入时，可以配置读控制模块60的输出帧率与第二路视频信号的输入帧率相同。当第一路视频信号和第二路视频信号均没有信号输入时，可以配置读控制模块60的输出帧率与第三路视频信号的输入帧率相同。当第一路视频信号、第二路视频信号和第三路视频信号均没有信号输入时，可以配置读控制模块60的输出帧率与第四路视频信号的输入帧率相同。

当同步时钟模块50检测到视频接收模块10无视频信号输入时，按照标准时序读取预设显示画面的显示数据。也就是说，若每个视频接收单元11均无信号输入，则读控制模块60按照标准时序读取预设显示画面的显示数据。其中，预设显示画面可以是“无信号”等，当然，用户也可根据需要设置预设显示画面的显示数据。

在其中一个实施例中，读控制模块60还用于从缓存模块40读出其他路视频信号时，如果其他路视频信号的输入帧率小于读控制模块60的输出帧率，则对其他路视频信号进行帧复制操作；如果其他路视频信号的输入帧率大于读控制模块60的输出帧率，则对其他路视频信号进行丢帧操作。

具体地，读控制模块60在从缓存模块40读出视频信号时，永远保持读出最新写入的完整视频帧。举例来说，如图4所示，本实施例中，配置读控制模块60的输出帧率与第一路视频信号的输入帧率相同。其中sdi1vs为第一路视频信号的帧同步脉冲信号，sdi1eof为第一路视频信号的帧结束标志位，sinkvs为输出端的帧同步脉冲信号，sinkeof为输出端的帧结束标志位。由图4可以看出，读控制模块60的帧同步脉冲信号与第一路视频信号的帧同步脉冲信号相同，也即输出端的输出帧率与第一路视频信号的输入帧率相同。sdi2vs表示第二路视频信号的帧同步脉冲信号，由图4可以看出，第二路视频信号的输入帧率小于读控制模块60的输出帧率。在第一次进行读操作时，第二路视频信号写入帧0，由于帧0未写完，因此，读控制模块60读出第二路视频信号最新写入的完整视频帧，也即帧0的上一帧帧2，在下一次进行读操作时，由于第二路视频信号仍未写完帧0，因此，读控制模块60继续读第二路视频信号的帧2，从而通过对第二路视频信号进行帧复制操作使得第二路视频信号和第一路视频信号的输出帧率保持同步。当第三路视频信号的输入帧率和第四路视频信号的输入帧率小于读控制模块60的输出帧率时，对第三路视频信号和第四路视频信号执行同样的操作。如图5所示，当第二路视频信号的输入帧率大于读控制模块60的输出帧率时，读控制模块60在读出第二路视频信号时对第二路视频信号进行丢帧操作，以使第二路视频信号的输出帧率和第一路视频信号的输出帧率相同。其中，丢帧操作的原理与帧复制原理类似，只要读控制模块60保持读出最新写入缓存模块40的完整视频帧即可。当第三路视频信号和第四路视频信号的输入帧率小于读控制模块60的输出帧率时，同样对第三路视频信号和第四路视频信号执行丢帧操作，从而使得输出的四路视频信号的帧率相同，提高视频观看效果。

在其中一个实施例中，如图2所示，时间码显示系统还包括osd菜单生成模块80、叠加模块90和视频输出模块100。其中，osd菜单生成模块80与读控制模块60相连，osd菜单生成模块80用于根据时间码信息生成osd菜单信息。叠加模块90分别与度控制模块60和osd菜单生成模块80相连，叠加模块90用于根据视频帧和osd菜单信息生成视频帧画面和时间码信息的叠加画面。视频输出模块100分别与叠加模块90和显示模块70相连，视频输出模块100用于将叠加画面输出至显示模块70。

具体地，如图2所示，本实施例中，osd菜单生成模块80包括多个osd菜单生成单元81，每个osd菜单生成单元81分别与读控制模块60相连，每个osd菜单生成单元81用于接收一路视频信号的时间码信息，并根据每路视频信号的时间码信息生成对应的osd菜单信息。叠加模块90分别与每一路osd菜单生成单元81和读控制模块60相连，叠加模块90分别将每一路视频信号的视频帧及其对应的osd菜单信息叠加，形成四个叠加画面，视频输出模块100将四个叠加画面按照预设排列方式输出至显示模块70。

在其中一个实施例中，时间码显示系统还包括总线仲裁模块110和读写控制器120，其中，总线仲裁模块110的一端分别与读控制模块60和写控制模块30相连，总线仲裁模块110用于接收写控制模块30发送的写数据请求或读控制模块60发送的读控制请求，并协调写控制请求和读控制请求。具体来说，总线仲裁模块110分别与每一个写控制单元31相连，并协调每一个写控制单元31的写控制请求和读控制模块60发送的读控制请求，避免读写冲突。若读控制请求和写控制请求同时出现，总线仲裁模块110可优先响应写控制请求。读写控制器120的一端与总线仲裁模块110的另一端相连，读写控制器120的另一端与缓存模块40相连，读写控制器120用于根据写控制请求控制缓存模块40写入数据，或根据读控制请求从缓存模块40读出数据。

上述实施例提供的时间码显示系统，通过视频接收模块接收多路非同源的视频信号，通过时间码解析模块分别从每一路所述视频信号中提取每个视频帧的时间码信息，通过写控制模块分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块，通过同步时钟模块根据任意一路视频信号的随路时钟信号产生本地时钟信号，以及通过读控制模块根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

此外，本申请的又一实施例提供一种显示设备，包括前述时间码显示系统。

上述显示设备，通过采用前述时间码显示系统，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

如图6所示，本申请的又一实施例提供一种时间码显示方法，该方法可以由前述时间码显示系统执行，该方法包括以下步骤：

步骤s101，接收多路非同源的视频信号。

步骤s102，分别从每一路视频信号中提取每个视频帧的时间码信息。

步骤s103，分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块。

步骤s104，根据任意一路视频信号的随路时钟信号产生本地时钟信号。

步骤s105，根据本地时钟信号同步从缓存模块中分别读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。

需要说明的是，关于本申请中时间码显示方法的描述，请参考本申请中关于时间码显示系统的描述，具体这里不再赘述。

上述时间码显示方法，通过接收多路非同源的视频信号，分别从每一路视频信号中提取每个视频帧的时间码信息，分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块，根据任意一路视频信号的随路时钟信号产生本地时钟信号，根据本地时钟信号同步从缓存模块中分别读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

此外，本申请的又一实施例提出了一种计算机可读存储介质，其上存储有时间码显示程序，该时间码显示程序被处理器执行时实现前述时间码显示方法。

根据本发明实施例的计算机可读存储介质，通过前述时间码显示方法，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

此外，本申请的又一实施例提出了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的时间码显示程序，处理器执行时间码显示程序时，实现前述时间码显示方法。

根据本发明实施例的电子设备，通过前述时间码显示方法，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。