极化Polar编码方法、装置、电子设备和存储介质与流程

本申请涉及通信技术领域，特别涉及一种极化polar编码方法、装置、电子设备和存储介质。

背景技术：

在5g新空口(newradio，nr)技术中，极化polar编码器需要将信息比特放置在编码序列中，编码完成之后会进行速率匹配，在进行速率匹配时，序列中打孔比特位置和缩短比特位置不能放置信息比特，因此，在信息比特的放置时需要判断放置位置。目前的方法中，对于信息比特放置位置的判断过程较为繁琐。

技术实现要素：

本申请实施例提供一种极化polar编码方法、装置、电子设备和存储介质，可以简化信息比特放置位置的判断逻辑。

第一方面，本申请实施例提供一种极化polar编码方法，包括：

分别读取待编码比特位置序列查找表中的每个元素，所述待编码比特位置序列查找表中的元素为待生成的编码序列的地址；

将从所述待编码比特位置序列查找表中读取到的元素作为地址读取交织地址序列查找表中的元素，所述交织地址序列查找表中的元素为所述编码序列在码块交织后的位置，所述交织地址序列查找表中的地址为所述编码序列的地址；

确定从所述交织地址序列查找表中读取到的元素属于放置位置还是属于非放置位置，在放置位置放置信息比特，在非放置位置不放置信息比特，当所有的信息比特放置之后，生成编码序列。

在一种可能的实施方式中，在所述待编码比特位置序列查找表中的地址由高至低的顺序中，序列的可靠度递减；

所述分别读取待编码比特位置序列查找表中的每个元素的过程为：按照地址由高至低的顺序依次读取所述待编码比特位置序列查找表中的每个元素。

在一种可能的实施方式中，所述非放置位置为打孔比特位置区间或缩短比特位置区间。

在一种可能的实施方式中，在所述分别读取待编码比特位置序列查找表中的每个元素之前，还包括：

获取交织序列查找表，将所述交织序列查找表中的元素和地址位置交换，得到所述交织地址序列查找表，所述交织序列查找表中的元素为所述编码序列的地址，所述交织地址序列查找表中的地址为所述编码序列在码块交织后的位置。

在一种可能的实施方式中，在所述生成编码序列之后，还包括：

对所述编码序列进行码块交织和速率匹配。

第二方面，本申请实施例提供一种极化polar编码装置，包括：

第一读取模块，用于分别读取待编码比特位置序列查找表中的每个元素，所述待编码比特位置序列查找表中的元素为待生成的编码序列的地址；

第二读取模块，用于将从所述待编码比特位置序列查找表中读取到的元素作为地址读取交织地址序列查找表中的元素，所述交织地址序列查找表中的元素为所述编码序列在码块交织后的位置，所述交织地址序列查找表中的地址为所述编码序列的地址；

放置模块，用于确定从所述交织地址序列查找表中读取到的元素属于放置位置还是属于非放置位置，在放置位置放置信息比特，在非放置位置不放置信息比特，当所有的信息比特放置之后，生成编码序列。

第三方面，本申请实施例提供一种极化polar编码装置，包括：

处理器和存储器，所述存储器用于存储至少一条指令，所述指令由所述处理器加载并执行时以实现上述的极化polar编码方法。

第四方面，本申请实施例提供一种电子设备，包括第二方面或第三方面的极化polar编码装置。

第五方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当其在计算机上运行时，使得计算机执行上述的极化polar编码方法。

本申请实施例中的极化polar编码方法、装置、电子设备和存储介质，待编码比特位置序列q查找表中的元素为编码序列u中的地址，交织地址序列y’查找表中的元素为编码序列u在码块交织后的位置，交织地址序列y’查找表中的地址为编码序列u中的地址，因此可以根据从待编码比特位置序列q中读取到的元素直接作为地址去读取交织地址序列y’查找表中对应的元素，然后判断该元素是否属于非放置位置，与现有技术相比，简化了确定信息比特放置位置的判断逻辑和过程，在通过硬件来实现时，可以使用较少的器件，即减少了面积占用和功耗。

附图说明

图1为现有技术中一种不同序列之间对应关系的示意图；

图2为现有技术中一种通过遍历比较确定信息比特放置位置的示意图；

图3为本申请实施例中一种极化polar编码方法的流程图；

图4为本申请实施例中一种不同序列之间对应关系的示意图；

图5为本申请实施例中一种y和y’之间对应关系的示意图；

图6为本申请实施例中一种确定信息比特放置位置的示意图；

图7为本申请实施例中另一种极化polar编码方法的流程图；

图8为本申请实施例中一种极化polar编码装置的结构框图；

图9为本申请实施例中另一种极化polar编码装置的结构框图。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

在对本申请实施例进行说明之前，首先对现有技术的技术问题进行介绍，如图1和图2所示，首先需要确定编码序列u中信息比特的放置位置和非放置位置，待编码比特位置序列q用于指示信息比特在编码序列u中的位置，交织序列y用于指示码块交织后编码序列u的位置，待编码比特位置序列q、编码序列u和交织序列y均包括0～n-1这n个位置地址，待编码比特位置序列q在地址从高至低的顺序中可靠度递减，在进行速率匹配时，包括打孔模式和缩短模式，在打孔模式下，会将交织序列y的前m个(打孔比特长度)数据打掉，在缩短模式下，会将交织序列y的后n个(缩短比特长度)数据打掉，以下以打孔模式为例进行说明，交织序列y中0～m-1这前m个元素分别为a～f，由于交织序列y的前m个数据会被打掉，因此在生成编码序列u之前，需要先确定信息比特的放置位置，具体确定放置位置的过程为，将交织序列y查找表中前m个元素的每个元素逐次与待编码比特位置序列q查找表中的所有元素进行遍历比较，找到相等的元素，在编码序列u中将该位置标记为0，该位置不会放置信息比特。在母码长度为1024时，共需要比较m×1024次比较，这样导致编码序列u生成的过程较为繁琐，在通过硬件来实现时，需要的器件会占用较大的面积且具有较大的功耗。以下对本申请实施例的技术方案进行说明。

如图3～图6所示，本申请实施例提供一种极化polar编码方法，包括：

步骤101、分别读取待编码比特位置序列q查找表中的每个元素，待编码比特位置序列q查找表中的元素为待生成的编码序列u的地址；

步骤102、将从待编码比特位置序列q查找表中读取到的元素作为地址读取交织地址序列y’查找表中的元素，交织地址序列y’查找表中的元素为编码序列u在码块交织后的位置，交织地址序列y’查找表中的地址为编码序列u的地址；

步骤103、确定从交织地址序列y’查找表中读取到的元素属于放置位置还是属于非放置位置，在放置位置放置信息比特，在非放置位置不放置信息比特，当所有的信息比特放置之后，生成编码序列u。

具体地，图中各序列的地址均为0～n-1，本申请实施例不再根据待编码比特位置序列q和交织序列y来确定编码序列u中信息比特的放置位置和非放置位置，而是根据待编码比特位置序列q和交织地址序列y’来确定编码序列u中信息比特的放置位置和非放置位置，其中，交织地址序列y’是将交织序列y的元素和地址互换之后所形成的序列。由于交织地址序列y’查找表中的地址和待编码比特位置序列q查找表中的元素均为编码序列u的地址，因此，可以根据从待编码比特位置序列q中读取到的元素直接作为地址去读取交织地址序列y’查找表中对应的元素，然后判断该元素是否属于非放置位置，如果属于放置位置，则放置信息比特，如果属于非放置位置，则隔过该位置，不在该位置放置信息比特，这样，无需现有技术中复杂的遍历比较过程，即可以确定信息比特的非放置位置。

本申请实施例中的极化polar编码方法，待编码比特位置序列q查找表中的元素为编码序列u中的地址，交织地址序列y’查找表中的元素为编码序列u在码块交织后的位置，交织地址序列y’查找表中的地址为编码序列u中的地址，因此可以根据从待编码比特位置序列q中读取到的元素直接作为地址去读取交织地址序列y’查找表中对应的元素，然后判断该元素是否属于非放置位置，与现有技术相比，简化了确定信息比特放置位置的判断逻辑和过程，在通过硬件来实现时，可以使用较少的器件，即减少了面积占用和功耗。

在一种可能的实施方式中，在待编码比特位置序列q查找表中的地址由高至低的顺序中，序列的可靠度递减，即在从地址n-1～0的顺序中，待编码比特位置序列q的可靠度递减；上述步骤101、分别读取待编码比特位置序列q查找表中的每个元素的过程为：按照地址由高至低的顺序依次读取待编码比特位置序列q查找表中的每个元素。

具体地，例如，在步骤101中，首先读取到待编码比特位置序列q查找表中的地址n-1对应的元素，然后在步骤102中将该元素作为地址读取到交织地址序列y’查找表中的元素，然后在步骤103中判断该元素是否属于[0，m-1]这些非放置位置，如果属于，则隔过该位置，即不在该位置放置信息比特，如果不属于，则在该位置放置信息比特，然后重新进入步骤101，在待编码比特位置序列q查找表中读取下一个地址n-2对应的元素，依次类推，基于上述逻辑直到所有的信息比特放置完毕，即可实现编码序列u中信息比特位置的判断以及编码序列u的生成。其中，例如在步骤101中当读取到待编码比特位置序列q查找表中的地址0对应的元素为a，然后在步骤102中将a作为地址读取到交织地址序列y’查找表中的元素为0，然后在步骤103中判断该元素0属于[0，m-1]，隔过该位置。

在一种可能的实施方式中，非放置位置为打孔比特位置区间或缩短比特位置区间，打孔比特位置区域例如为从交织序列y的地址0～m-1这m个打孔比特对应的区间，即交织序列y的前m个元素对应的区间，缩短比特位置区间例如为从交织序列y的后n个元素对应的区间。

具体地，例如，在打孔模式下，会在后续的速率匹配模式下打掉打孔比特位置区间的数据，因此，在生成编码序列的过程中，如果在步骤103中判断从交织地址序列y’查找表中读取到的元素属于打孔比特位置区间[0，m-1]，则隔过该元素对应的位置，不放置信息比特，当判断从交织地址序列y’查找表中读取到的元素位于打孔比特位置区间[0，m-1]之外时，在该位置放置信息比特；类似地，在缩短模式下，会在后续的速率匹配模式下打掉缩短比特位置区间的数据，因此，在生成编码序列的过程中，如果在步骤103中判断从交织地址序列y’查找表中读取到的元素属于缩短比特位置区间，例如后n个元素，则隔过该元素对应的位置，不放置信息比特，当判断从交织地址序列y’查找表中读取到的元素位于缩短比特位置区间之外时，在该位置放置信息比特。

在一种可能的实施方式中，如图7所示，在步骤101、分别读取待编码比特位置序列q查找表中的每个元素之前，还包括：

步骤100、获取交织序列y查找表，将交织序列y查找表中的元素和地址位置交换，得到交织地址序列y’查找表，交织序列y查找表中的元素为编码序列u的地址，交织地址序列y’查找表中的地址为编码序列u在码块交织后的位置。

具体地，除了可以直接生成并使用交织地址序列y’查找表的方式之外，还可以首先获取交织序列y查找表，将交织序列y查找表中的元素和地址互换来得到交织地址序列y’查找表。

在一种可能的实施方式中，如图7所示，在步骤103中生成编码序列之后，还包括：

步骤104、对编码序列u进行码块交织和速率匹配。其中，在速率匹配的过程中，如果为打孔模式，则按照上述的方式打掉打孔比特位置区间的数据，如果为缩短模式，则按照上述的方式打掉缩短比特位置区间的数据。

如图8所示，本申请实施例还提供一种极化polar编码装置，包括：

第一读取模块201，用于分别读取待编码比特位置序列q查找表中的每个元素，待编码比特位置序列q查找表中的元素为待生成的编码序列u的地址；

第二读取模块202，用于将从待编码比特位置序列q查找表中读取到的元素作为地址读取交织地址序列y’查找表中的元素，交织地址序列y’查找表中的元素为编码序列u在码块交织后的位置，交织地址序列y’查找表中的地址为编码序列u的地址；

放置模块203，用于确定从交织地址序列y’查找表中读取到的元素属于放置位置还是属于非放置位置，在放置位置放置信息比特，在非放置位置不放置信息比特，当所有的信息比特放置之后，生成编码序列u。

其中，极化polar编码装置具体可以应用上述的极化polar编码方法，具体过程和原理与上述实施例相同，在此不再赘述。极化polar编码装置例如可以为编码器或者基带芯片。

应理解以上图8所示极化polar编码装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块以软件通过处理元件调用的形式实现，部分模块通过硬件的形式实现。例如，第一读取模块201、第二读取模块202和放置模块203中的任意一者可以为单独设立的处理元件，也可以集成在极化polar编码装置中，例如集成在极化polar编码装置的某一个芯片中实现，此外，也可以以程序的形式存储于极化polar编码装置的存储器中，由极化polar编码装置的某一个处理元件调用并执行以上各个模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。

例如，第一读取模块201、第二读取模块202和放置模块203这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(applicationspecificintegratedcircuit，asic)，或，一个或多个微处理器(digitalsingnalprocessor，dsp)，或，一个或者多个现场可编程门阵列(fieldprogrammablegatearray，fpga)等。再如，当以上某个模块通过处理元件调度程序的形式实现时，该处理元件可以是通用处理器，例如中央处理器(centralprocessingunit，cpu)或其它可以调用程序的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，soc)的形式实现。

在一种可能的实施方式中，在待编码比特位置序列q查找表中的地址由高至低的顺序中，序列的可靠度递减；第一读取模块201具体用于，按照地址由高至低的顺序依次读取待编码比特位置序列q查找表中的每个元素。

在一种可能的实施方式中，非放置位置为打孔比特位置区间或缩短比特位置区间。

在一种可能的实施方式中，如图9所示，极化polar编码装置还包括：获取模块204，用于获取交织序列y查找表，将交织序列y查找表中的元素和地址位置交换，得到交织地址序列y’查找表，交织序列y查找表中的元素为编码序列u的地址，交织地址序列y’查找表中的地址为编码序列u在码块交织后的位置。

在一种可能的实施方式中，如图9所示，极化polar编码装置还包括：处理模块，205，用于对编码序列u进行码块交织和速率匹配。

本申请实施例还提供一种极化polar编码装置，包括：处理器和存储器，存储器用于存储至少一条指令，指令由处理器加载并执行时以实现上述任意实施例中的极化polar编码方法。

其中，极化polar编码装置具体可以应用上述的极化polar编码方法，具体过程和原理与上述实施例相同，在此不再赘述。极化polar编码装置例如可以为编码器或者基带芯片。

处理器的数量可以为一个或多个，处理器和存储器可以通过总线或者其他方式连接。存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本申请实施例中的极化polar编码装置对应的程序指令/模块。处理器通过运行存储在存储器中的非暂态软件程序、指令以及模块，从而执行各种功能应用以及数据处理，即实现上述任意方法实施例中的方法。存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；以及必要数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。

本申请实施例还提供一种电子设备，包括上述任意实施例中的极化polar编码装置。

本申请所涉及的电子设备可能为手机、平板电脑、个人计算机(personalcomputer，pc)、个人数字助理(personaldigitalassistant，pda)、智能手表、上网本、可穿戴电子设备、增强现实技术(augmentedreality，ar)设备、虚拟现实(virtualreality，vr)设备、车载设备、无人机设备、智能汽车、智能音响、机器人、智能眼镜等等任意具有无线通信功能的产品。

本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，当其在计算机上运行时，使得计算机执行上述任意实施例中的极化polar编码方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solidstatedisk)等。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示单独存在a、同时存在a和b、单独存在b的情况。其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。