一种均衡器的制作方法

本文涉及集成电路技术领域，尤指一种均衡器。

背景技术：

高速串行数据的发送和接收信道在信号传输过程中会引入许多非理想因素(如印制电路板布线、背板布线及电缆等传输媒介固有的趋肤效应和介质损耗等)，这些非理想因素的影响会随着串行数据速率的增大而恶化，导致信道在频域内呈现出低通的特性，衰减串行数据中的高频部分。在时域内表现为码间干扰(isi，inter-symbol-interference)，恶化接收到的串行数据眼图性能，增加接收数据的误码率(ber)。对于同一信道，传输串行数据的速率越高，高频衰减越大，码间干扰越严重；对于同一速率的串行信号，经过的信道越长或信道特性越差，高频衰减越大，码间干扰越严重。

随着传输串行数据速率不断提高，信号在传输路径中的衰减越来越严重，引入的码间干扰抖动(isijitter)对接收端信号误码率的影响不断凸显，接收端需要针对码间干扰设计均衡器电路改善接收信号质量，减小误码率。连续时间线性均衡器电路是接收端均衡器采用的主要结构之一。针对信道低通特性造成的接收信号中高频部分和低频部分增益不同，线性均衡器电路可以通过放大输入信号的高频部分，补偿信道引入的高频衰减，一定程度减小码间干扰的影响，减小误码率。

现有的连续时间线性均衡器对输入信号的共模电平有限制，过高或者过低的输入共模电平将导致输入晶体管处于非饱和状态，从而无法实现线性均衡的功能，亦无法用于宽范围共模输入电平的信号均衡。

技术实现要素：

本申请提供了一种均衡器，能够实现共模电压在0v至电源电压范围内的信号均衡。

本申请提供的均衡器包括第一转换电路、第二转换电路、电路调节单元、电源；

所述第一转换电路，设置为当输入所述均衡器的共模电压满足所述第一转换电路的工作条件时，将所述共模电压的变化量转换为差分电流的变化量；

所述第二转换电路，设置为当所述共模电压满足所述第二转换电路的工作条件时，将所述共模电压的变化量转换为差分电流的变化量；

所述电路调节单元，设置为调节所述第一转换电路的零点和极点位置，以及调节所述第二转换电路的零点和极点位置；

所述电源，设置为驱动所述第一转换电路、第二转换电路；

其中，第二转换电路为所述第一转换电路的互补电路；所述第一转换电路的共模电压的输入端与所述第二转换电路的共模电压的输入端对应连接作为所述共模电压的输入端；所述第一转换电路的差分电流输出端与所述第二转换电路的差分电流输出端对应连接作为所述均衡器的输出端；所述第一转换电路的工作条件与所述第二转换电路的工作条件的设置满足在任意时间至少有一个电路能够满足工作条件。

一种示例性的实施例中，所述第一转换电路包括第一差分对管和两个第一电流源；所述第一差分对管包括两个第一晶体管；每个第一电流源，设置为给对应的第一晶体管提供偏置电流；

每个第一晶体管的栅极端各自作为所述第一转换电路的其中一个共模电压输入端；

每个第一晶体管的漏极端各自作为所述第一转换电路的其中一个差分电流输出端；

每个第一电流源的一端与对应的一个第一晶体管的源极端连接，每个第一电流源的另一端与所述电源的供电端连接。

一种示例性的实施例中，所述第二转换电路包括两个电流镜、第二差分对管和两个第二电流源；所述第二差分对管包括两个第二晶体管；每个第二电流源，设置为给对应的第二晶体管提供偏置电流；

每个第二晶体管的栅极端各自作为所述第二转换电路的其中一个共模电压输入端；

每个第二晶体管的漏极端与每个电流镜的输入端连接；每个电流镜的输出端各自作为所述第二转换电路的其中一个差分电流输出端；

每个第二电流源的一端与对应的一个第二晶体管的源极端连接；每个第二电流源的另一端连接到公共端；

每个电流镜的源极端与所述电源的供电端连接；

第一差分对管与第二差分对管互补。

一种示例性的实施例中，所述电路调节单元包括第一电路调节单元和第二电路调节单元；

所述第一电路调节单元包括第一可变电阻和第一可变电容；

第一可变电阻和第一可变电容并联；

所述第一电路调节单元跨接在两个第一晶体管的源极端；

所述第二电路调节单元包括第二可变电阻和第二可变电容；

第二可变电阻和第二可变电容并联；

所述第二电路调节单元跨接在两个第二晶体管的源极端。

一种示例性的实施例中，所述电路调节单元包括第一电阻、第二电阻、第三可变电阻和第三可变电容、第一开关、第二开关、第三开关、第四开关和开关控制电路；

第一电阻的一端与其中一个共模电压输入端连接，第二电阻的一端与另一个共模电压输入端连接，第一电阻的另一端和第二电阻的另一端连接；第三可变电阻和第三可变电容并联；第一开关、第三可变电阻、第三开关串联；第二开关、第三可变电容、第四开关串联；第一开关的非串联端和第三开关的非串联端分别与两个第一晶体管的源极端连接；第二开关的非串联端和第四开关的非串联端分别与两个第二晶体管的源极端连接；

所述开关控制电路，设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第一开关、第二开关、第三开关和第四开关的闭合。

一种示例性的实施例中，所述开关控制电路，设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第一开关、第二开关、第三开关和第四开关的闭合，包括：

当所串联后的第一电阻和第二电阻的公共端处的电压小于预设阈值电压时闭合第一开关和第三开关；当所串联后的第一电阻和第二电阻的公共端处的电压大于预设阈值电压时闭合第二开关和第四开关；

其中，所述预设阈值电压为满足第一差分对管和第二差分对管同时导通的任一电压值。

一种示例性的实施例中，所述电流镜为共源共栅电流镜。

一种示例性的实施例中，所述均衡器还包括第五开关和第六开关；

两个第一电流源分别通过所述第五开关与所述电源的供电端连接；

两个第二电流源分别通过所述第六开关连接到公共端；

所述开关控制电路，还设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第五开关和第六开关的闭合。

一种示例性的实施例中，所述开关控制电路，还设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第五开关和第六开关的闭合，包括：

当所串联后的第一电阻和第二电阻的公共端处的电压小于预设阈值电压时闭合第五开关；当所串联后的第一电阻和第二电阻的公共端处的电压大于预设阈值电压时闭合第六开关。

一种示例性的实施例中，输入所述均衡器的共模电压满足所述第一转换电路的工作条件是指输入共模电压小于所述电源的电压值与所述第一晶体管的开启电压值的绝对值之差；

所述共模电压满足所述第二转换电路的工作条件是指输入共模电压大于所述电源的电压值与所述第二晶体管的开启电压值之差。

本申请实施例的均衡器在原有连续时间线性均衡器结构上增加互补的结构，能够实现共模电压在0v至电源电压范围内的信号均衡。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例的均衡器的示意图；

图2为本申请实施例的均衡器的电路图；

图3为本申请实施例的均衡器的局部电路图；

图4为本申请实施例的均衡器的另一局部电路图。

具体实施方式

图1为本申请实施例的均衡器的示意图，如图1所示。所述均衡器包括第一转换电路、第二转换电路、电路调节单元、电源。

所述第一转换电路，设置为当输入所述均衡器的共模电压满足所述第一转换电路的工作条件时，将所述共模电压的变化量转换为差分电流的变化量；

所述第二转换电路，设置为当所述共模电压满足所述第二转换电路的工作条件时，将所述共模电压的变化量转换为差分电流的变化量；

所述电路调节单元，设置为调节所述第一转换电路的零点和极点位置，以及调节所述第二转换电路的零点和极点位置；

所述电源，设置为驱动所述第一转换电路、第二转换电路；

其中，第二转换电路为所述第一转换电路的互补电路；所述第一转换电路的共模电压的输入端与所述第二转换电路的共模电压的输入端对应连接作为所述共模电压的输入端；所述第一转换电路的差分电流输出端与所述第二转换电路的差分电流输出端对应连接作为所述均衡器的输出端；所述第一转换电路的工作条件与所述第二转换电路的工作条件的设置满足在任意时间至少有一个电路能够满足工作条件。

一种示例性的实施例中，所述第一转换电路包括第一差分对管和两个第一电流源；所述第一差分对管包括两个第一晶体管；每个第一电流源，设置为给对应的第一晶体管提供偏置电流；

每个第一晶体管的栅极端各自作为所述第一转换电路的其中一个共模电压输入端；

每个第一晶体管的漏极端各自作为所述第一转换电路的其中一个差分电流输出端；

每个第一电流源的一端与对应的一个第一晶体管的源极端连接，每个第一电流源的另一端与所述电源的供电端连接。

一种示例性的实施例中，所述第二转换电路包括两个电流镜、第二差分对管和两个第二电流源；所述第二差分对管包括两个第二晶体管；每个第二电流源，设置为给对应的第二晶体管提供偏置电流；

每个第二晶体管的栅极端各自作为所述第二转换电路的其中一个共模电压输入端；

每个第二晶体管的漏极端与每个电流镜的输入端连接；每个电流镜的输出端各自作为所述第二转换电路的其中一个差分电流输出端；

每个第二电流源的一端与对应的一个第二晶体管的源极端连接；每个第二电流源的另一端连接到公共端；

每个电流镜的源极端与所述电源的供电端连接；

第一差分对管与第二差分对管互补。

一种示例性的实施例中，所述电路调节单元包括第一电路调节单元和第二电路调节单元；

所述第一电路调节单元包括第一可变电阻和第一可变电容；

第一可变电阻和第一可变电容并联；

所述第一电路调节单元跨接在两个第一晶体管的源极端；

所述第二电路调节单元包括第二可变电阻和第二可变电容；

第二可变电阻和第二可变电容并联；

所述第二电路调节单元跨接在两个第二晶体管的源极端。

一种示例性的实施例中，所述电路调节单元包括第一电阻、第二电阻、第三可变电阻和第三可变电容、第一开关、第二开关、第三开关、第四开关和开关控制电路；

第一电阻的一端与其中一个共模电压输入端连接，第二电阻的一端与另一个共模电压输入端连接，第一电阻的另一端和第二电阻的另一端连接；第三可变电阻和第三可变电容并联；第一开关、第三可变电阻、第三开关串联；第二开关、第三可变电容、第四开关串联；第一开关的非串联端和第三开关的非串联端分别与两个第一晶体管的源极端连接；第二开关的非串联端和第四开关的非串联端分别与两个第二晶体管的源极端连接；

所述开关控制电路，设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第一开关、第二开关、第三开关和第四开关的闭合。

一种示例性的实施例中，所述开关控制电路，设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第一开关、第二开关、第三开关和第四开关的闭合，包括：

当所串联后的第一电阻和第二电阻的公共端处的电压小于预设阈值电压时闭合第一开关和第三开关；当所串联后的第一电阻和第二电阻的公共端处的电压大于预设阈值电压时闭合第二开关和第四开关；

其中，所述预设阈值电压为满足第一差分对管和第二差分对管同时导通的任一电压值。

一种示例性的实施例中，所述电流镜为共源共栅电流镜。

一种示例性的实施例中，所述均衡器还包括第五开关和第六开关；

两个第一电流源分别通过所述第五开关与所述电源的供电端连接；

两个第二电流源分别通过所述第六开关连接到公共端；

所述开关控制电路，还设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第五开关和第六开关的闭合。

一种示例性的实施例中，所述开关控制电路，还设置为根据串联后的第一电阻和第二电阻的公共端处的电压控制第五开关和第六开关的闭合，包括：

当所串联后的第一电阻和第二电阻的公共端处的电压小于预设阈值电压时闭合第五开关；当所串联后的第一电阻和第二电阻的公共端处的电压大于预设阈值电压时闭合第六开关。

一种示例性的实施例中，输入所述均衡器的共模电压满足所述第一转换电路的工作条件是指输入共模电压小于所述电源的电压值与所述第一晶体管的开启电压值的绝对值之差；

所述共模电压满足所述第二转换电路的工作条件是指输入共模电压大于所述电源的电压值与所述第二晶体管的开启电压值之差。

一种示例性的实施例中，所述第一晶体管为p沟道金属氧化物半导体场效应晶体管pmos或n沟道金属氧化物半导体场效应晶体管nmos；所述第二晶体管为nmos或pmos。

本申请实施例的均衡器在原有连续时间线性均衡器结构上增加互补的结构，能够实现共模电压在0v至电源电压范围内的信号均衡。

图2为本申请实施例的均衡器的电路图，如图2所示，主要包括100、200、300部分。其中：

100部分中，101和102作为pmos的输入差分对管(差分对管也称孪生对管或者一体化差分对管，是两只性能参数相同的三极管封装在一起构成的电子器件)。pmos管101的栅极作为vin输入端，pmos管102的栅极作为vip输入端，101的源极与电流源105的一端连接，102的源极与电流源106的一端连接，电流源105和电流源106的另一端与电源vcc连接，101的漏极作为vop输出端，102的漏极作为von输出端，101和102的漏极分别通过负载301和302与vss连接(即接地)。可变电容103和可变电阻104并联，并联后跨接在101的源极和102的源极(即图2中的a、b点)。

200部分中，201和202为与101和102互补的nmos输入差分对管。nmos管201的栅极作为vin输入端，nmos管202的栅极作为vip输入端。201的源极与电流源207的一端连接，电流源207的另一端与vss连接。202的源极与电流源208的一端连接，电流源208的另一端与vss连接。201的漏极与电流镜(将pmos管203和pmos管205的栅极和源极分别对应连接构成该电流镜)中的pmos管203的漏极连接，pmos管205的漏极与102的漏极连接。202的漏极与电流镜(将pmos管204和pmos管206的栅极和源极分别对应连接构成该电流镜)中的pmos管204的漏极连接，pmos管206的漏极与101的漏极连接。203的源极、205的源极、204的源极、206的源极与电源vcc连接。可变电阻209和可变电容210并联，并联后跨接在201和202的源极(即图2中的c、d点)。

300部分中，电阻301和电阻302为负载。301的一端与101和206的漏极连接，301的另一端与vss连接。302的一端与102和205的漏极连接，302的另一端与vss连接。

100是传统的连续时间线性均衡器电路，其中103和104为阻值可调的电容、电阻，用以调节电路的零点和极点，105和106分别是给101和102提供偏置电流的电流源，输入电压的变化经过101和102转换为电流的变化，并流过负载电阻301和302转换为差分输出电压。

200是为了实现轨到轨所增加的电路，其中201和202为与101和102互补的nmos输入差分对管，207和208分别给201和202提供偏置电流的电流源。输入电压的变化经过201和202转换为电流的变化，并通过由203和205构成的电流镜和由204和206构成的电流镜，分别与102和101电流的变化叠加后，流过负载电阻301和302，转换为差分输出电压。

300为负载，其实现方式可以多样，既可以是电阻，也可以是电阻和电感的串联。

103和104为阻值可调的电容、电阻，209和210为阻值可调的电阻和电容，其电容值、电阻值可以分别调整以改变零极点的位置，亦可令某一电阻阻值为0来实现短路。

采用pmos或者nmos作为输入对管均可，如采用nmos管作为输入对管，则需要相应的增加补充pmos互补结构，其原理为：电流源105和106分别为101和102提供偏置电流，以产生稳定的直流工作点，输入的交流电压信号经过101和102转变为电流信号，并分别流入300中的负载电阻301和302产生差分输出电压vop和von。100中并联的电容103和电阻104产生一个零点和一个极点，通过调整电容103的电容值或104的电阻值可以调整零点，极点的位置，从而实现连续时间线性均衡器的功能。

200部分作为100部分的互补电路，其原理类似，电流源207和208分别为201和202提供偏置电流，以产生稳定的直流工作点，输入的交流电压信号经过201和202转变为电流信号，并分别流入300中的负载电阻302和301产生差分输出电压vop和von，在增加了互补结构200后，流入负载电阻的电流为结构100和结构200的电流之和。同样200中并联的电容210和电阻209也会产生一个零点和一个极点，通过调整电阻209的电阻值和电容210的电容值可以调整零点，极点的位置，从而实现连续时间线性均衡器的功能。

在增加了互补的支路后，根据输入信号共模电平的电压值电路有三种工作情况：

1)输入共模电压小于vcc-|vthp|，其中vthp为pmos管的开启电压值，此时nmos管201和202处于截止状态，对应的pmos管101和102处于导通状态并正常工作，因此电路具有连续时间线性均衡器的功能；

2)输入共模电压大于vcc-vthn，其中vthn为第二晶体管的开启电压值，此时pmos管101和102处于截止状态，对应的nmos管201、202处于导通状态并正常工作，因此电路具有连续时间线性均衡器的功能；

3)输入共模电压小于vcc-|vthp|，并大于vcc-vthn，此时nmos管201和202，pmos管101、102均处于导通状态并正常工作，电路的增益为两者之和，因此电路也具有连续时间线性均衡器的功能。

以mipi输入为例，其共模输入电压为70mv到300mv，该电压小于nmos管的阈值电压，因此nmos管201、202无法工作，但作为互补结构的101、102可以正常工作，因此pmos支路可以正常导通，从而实现正常的接收及连续时间线性均衡器功能。

再以lvds输入为例，其工模输入电压为1.25v，该电压大于nmos管的阈值电压并小于pmos管的阈值电压，因此nmos和pmos管都可以正常导通，其增益为支路100和支路200之和。

本申请实施例在原有连续时间线性均衡器结构上增加互补的结构，从而实现轨到轨的连续时间线性均衡器功能。

图3为本申请实施例的均衡器的局部电路图，如图3所示，400包括电阻401、电阻402、可变电阻403、可变电容404、开关405、开关406、开关407、开关408。

电阻401和电阻402串联，401和402的非公共端分别连接vip和vin，401和402的公共端处的电压为vicom。可变电阻403和可变电容404并联，开关405、可变电阻403和开关407串联；开关406、可变电容404和开关408串联。开关405的非串联端与101的源极(可以为源极上的a点)连接，开关407的非串联端与102的源极(可以为源极上的b点)连接，开关406的非串联端与201的源极(可以为源极上的c点)连接，开关408的非串联端与202的源极(可以为源极上的d点)连接。

400还包括开关控制电路(未示出)，开关控制电路用于判断vicom是否大于阈值电压vth，其中该阈值电压vth为满足pmos管101和102、以及nmos管201和202同时导通的任意电压值(即vcc-vthn<vth<vcc-|vthp|)，如果vicom大于电压vth，则闭合开关406和408，使电阻403和电容404接入节点c和节点d，从而实现nmos支路的连续时间线性均衡器功能；如果vicom小于阈值电压vth，则闭合开关405和407，使电阻403和电容404接入节点a和节点b，从而实现pmos支路的连续时间线性均衡器功能。

通过以上方法可以将电阻104、209和电容103、210简化为一组403和404，增加电阻和电容网络的复用，节约了面积。

图4为本申请实施例的均衡器的另一局部电路图，如图4所示，500包括开关505、开关506、电流源501、电流源502、电流源503、电流源504、电源vcc、vss。

开关505的一端与电源vcc连接，开关505的另一端分别与电流源501的一端和电流源502的一端连接。开关506的一端与vss连接，开关506的另一端分别与电流源503的一端和电流源504的一端连接。电流源501和电流源502分别替换图2中的105和106。电流源503和电流源504分别替换图2中的207和208。

图4中的vicom是按照图3中的方法得到的。并且图3中的开关控制电路还用于判断vicom是否大于阈值电压vth，其中该阈值电压vth为满足pmos管101、102和nmos管201、202同时导通的任意电压值，如果vicom大于电压vth，则闭合开关506，并断开开关505，使得仅有电流源503和504接入电路，从而实现nmos支路的连续时间线性均衡器功能；如果vicom小于阈值电压vth，则闭合开关505，并断开开关506，使得仅有电流源501和502接入电路，从而实现pmos支路的连续时间线性均衡器功能。

通过以上方法可以增加的电流源导通和关闭的功能，减少两组电流源的使用，节省了电路的功耗。

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。