专利名称：数字式正/零/负码速调整方法和装置的制作方法
技术领域：
本发明属于电通信领域，特别涉及数字通信的多路复用技术。
如何使用一条传输线路传送成千上万路电话，这就是多路通信要解决的技术课题。在数字通信中，采用时间分割的复用方法(时分复用)将许多路码流合成一路码流来传输。在各种时分复用技术中，准同步时分复用技术得到了广泛应用。在准同步时分复用过程中，合路时钟和支路时钟是相互独立的，频率上有差异，相位上总处于相互移动中，因而要进行码速调整，使它们在频率上完全一致，相对相位固定，然后才便于按时间分割将它们合成一路。准同步时分复用技术有多种正码速调整技术，负码速调整技术，正负速调整技术和正/零/负码速调整技术。
目前，正/零/负码速调整技术和正码速调整技术都得到了最广泛的应用。与正码速调整技术相比，正/零/负码速调整技术具有准同步/同步兼容性，准同步/数字交换兼容性，帧结构对称和组网灵活等重要优点。西德、澳大利亚和土耳其都对正/零/负码速调整技术进行了深入研究。在CCITT G.709建议中，指针调整，34368Kbps/C-3码速调整、2048Kps/C-12码速调整都采用正/零/负码速调整技术。正/零/负码速调整技术在未来的数字通信网中的重要性已被大大加强。
正/零/负码速调整所用的复接时钟和输入支路时钟是相互独立、不同步的，但复接支路的标称频率和输入支路相同，二者的频率差是由二者的晶体振荡器频率稳定度决定的，因而差异非常小。这样，正/零/负码速调整的塞入基本抖动频率非常低，接近于零，很难为锁相环所滤除。采用普通的正/零/负码速调整技术，其输入无抖动时输出抖动最大峰峰值为1个单位间隔和几个单位间隔，比普通的正码速调整技术大很多。
相位抖动是数字通信网的最重要指标之一。它直接关系到各种通信业务(如、电话、图象等)的传输质量。在数字通信网中，由于用户信息的传输要通过多次复接和分接，在这种过程中相位抖动会积累，这就限制了用户信息的复接次数，限制了传输距离。CCITT在G.703建议中规定系统的总抖动必须不大于150UI％。这就给系统设计提出了很高的要求。
清华大学曾烈光教授和冯重熙教授提出的《模型法码速调整装置及调整方法》(见中国专利CN85100049A)很好地解决了这个难题，将正/零/负码速调整的输入无抖动时的输出抖动峰峰值从1个单位间隔降低到百分之几单位间隔。模型法的技术关键是使用了相关锁相环消除二次塞入的相关性，因而其本质上是一种模拟方法，而非全数字技术。相关锁相环的中心频率与支路频率非常接近，易受牵引，因而生产中技术要求高。
本发明的目的在于用全数字的方法实现正/零/负码速调整，以提高码速调整设备的专用集成化程度。本发明去除匀滑锁相环电路，实现复用系统的集成化。
本发明提出数字式正/零/负码速调整方法，包括发送端的脉冲塞入方法和接收端的码速恢复方法。其特征在于所述的发送端的脉冲塞入方法为(1)塞入分二次进行，二次塞入相互独立；(2)首次塞入为周期塞入，可正可负。设每M帧塞入N比特，MN皆自然数。首次塞入的重复基本频率应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；(3)第二次塞入为非周期性的，两次塞入频率之和等于码速调整前后时钟速率之差。第二次塞入的塞入频率应尽量小，但应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；(4)第二次塞入请求是通过检测首次塞入时钟和被调整时钟比相结果产生的。首次塞入时钟是用全数字逻辑将码速调整时钟经首次塞入处理产生的。
上述的塞入过程是由二个相互独立的塞入过程构成。首次塞入过程是个周期性塞入过程，且基频较高，从频谱分析知，它造成的相位抖动是可以被滤除的。第二次塞入过程实质上是一个准周期性的塞入过程。它是一个塞入比较小的塞入过程，从等候抖动与塞入比的关系可知，它造成的输出相位抖动也是比较小的。由于它的基频较高，其基本抖动是可以被滤除的。可见，由于采用了二次塞入的办法，正/零/负码速调整的基本抖动频率被提高了，便于为收端锁相环所滤除。
在上述的脉冲塞入过程中，其首次塞入方法和第二次塞入方法都各有几种不同的实现方法。下面分别给于介绍。
本发明提出的首次塞入方法有两种实现方案。其一，所述的首次塞入的极性和周期都是固定不变的，这种方法实现起来简单，但输出抖动受时钟频率稳定度的限制不能做得非常小。其二，所述的首次塞入的极性和周期是可以调整的。当第二次塞入的频率太小或太大时，就应调整首次塞入的极性和周期，以便保持第二次塞入率在适当水平上。在实际应用中，保持M不变，仅调整N的值会较易于实现。当然首次塞入的极性也是可以变化的，即可以正塞入，也可以负塞入。
本发明所述的发送端的第二次塞入请求检测方法的实现方案是每帧塞入N/M比特，得到首次塞入时钟，每帧检测第二次塞入请求。
本发明采用的第二次塞入方法有四种。其一，有的正/零/负码速调整分别设有正塞入位和负塞入位，也分别设有正塞入调整控制码和负塞入调整控制码。当两次塞入分别用正塞入和负塞入时，塞入不会有冲突，可分别进行。其二，有的正/零/负码速调整设了两种塞入位，但塞入调整控制码共用。在这种情况下，当两次塞入的极性不同，且发生在同一帧时，不进行塞入。其三，当两次塞入极性相同又发生在同一帧时，可依次作两次塞入。其四，当两次塞入极性相同又发生在同一帧时，在下一帧不塞入，但在此前和此后各作一次塞入。
本发明所述的接收端的码速恢复方法有三种实现方案。其一，采用普通的码速恢复方法。即用锁相环来恢复均匀时钟。其二，采用二次恢复法。即在接收端通过检测调整控制码分别恢复出首次塞入过程和第二次塞入过程。然后对它们分别进行首次塞入的码速恢复和第二次塞入的码速恢复。该方法可适用于采用由相互独立的二次塞入过程构成的脉冲塞入方法的正/零/负码速调整。其三，采用可逆计数法。即在接收端先恢复出首次塞入过程和第二次塞入过程，分别对它们进行统计并定时更新统计结果。若现统计结果为首次塞入为每M帧塞入N比特，第二次塞入为每Q比特塞入J比特。当首次塞入为正(负)塞入时，每1/KN帧可逆计数器加(减)1；当第二次塞入为正(负)塞入时，每Q/KMJ比特可逆计数器加(减)1。当可逆计数器的值为K时，对码速恢复前时钟作1/M比特的相位延时；当可逆计数器的值为负K时，对码速恢复前时钟作1/M比特相位提前，然后将可逆计数器清零，再重复上述计数过程，这样可得到码速恢复后的均匀时钟。当M、N固定不变时，收端不必对首次塞入过程进行统计。这种方法可适用于采用由相互独立、极性相反的二次塞入过程构成的脉冲塞入方法的正/零/负码速调整。
本发明上述的多种首次塞入方法，第二次塞入请求检测方法，第二次塞入方法及码速恢复方法可进行不同组合以产生多种实施方案。
本发明提出采用数字式正/零/负码速调整方法的装置，包括发送端的装置及接收端装置。
发送端装置见
图1所示。它由首次塞入信号发生器、第二次塞入请求检测电路、塞入安排电路、调整控制码生成电路，读时钟生成电路、弹性存储器及合路门等部份构成。其工作过程如下首次塞入信号发生器产生首次塞入请求信号(5)，首次塞入时钟(3)，第二次塞入检测脉冲(4)当采用自适应调整时，这些信号的产生要受第二次塞入请求信号的制约。第二次塞入请求检测电路在第二次塞入检测脉冲到来时检测首次塞入时钟和被调整时钟的相位比较结果，以产生第二次塞入请求。塞入安排电路根据首次塞入请求和第二次塞入请求，形成总的塞入请求(7)。总塞入请求信号驱动调整控制生成电路产生调整控制码。总塞入请求信号还控制读时钟生成电路产生弹性存储器的读时钟(8)。输入信码在输入时钟驱动下被送入弹性存储器，再被读时钟读出，送往合路门，形成码速调整后信码(11)。复接过程中其他码位不再重述，与码速调整关系不大。
本发明的接收端装置可采用已有技术的普通接收端码速恢复装置，也可采用本发明设计的数字化码速恢复装置。
图2给出了一种采用二次恢复法的码速恢复方法装置的方块图。它由调整控制码检测电路、载信时隙恢复电路、弹性存储器、首次塞入恢复电路、第二次塞入恢复电路、首次塞入码速恢复电路和第二次塞入码速恢复电路等部份构成。其工作过程如下(1)是输入信码，(2)是输入时钟，输入时钟速率是输入信码速率的M倍。调整控制码检测电路通过检测调整控制码，去除塞入位，从而恢复出载信时隙，形成弹性存储器的写时钟(5)，将输入信码中的信息写入弹性存储器。利用调整控制码检测结果，可分别恢复出首次塞入过程和第二次塞入过程，分别产生首次塞入脉冲(10)和第二次塞入脉冲(6)，首次塞入码速恢复电路统计出M、N的值，然后每隔1/N帧对输入时钟扣除或增添一个脉冲(视首次塞入为正塞入或负塞入)，产生时钟(7)。第二次塞入码速恢复电路统计出J比特塞入时间间隔Q比特，则每Q/MJ比特作一次M+1分频或M-1分频(视第二次塞入是正塞入或负塞入)，其他时间皆作M分频。这样可得到码速恢复后时钟(8)。用它作为弹性存储器的读时钟，可得均匀的信码(9)。当采用自适应调整时，前述的参数统计要不断更新。当不对M、N进行自适应调整时，首次塞入的统计是多余的。
另一种采用可逆计数法的数字式码速恢复装置如图3所示。它由调整控制码检测电路、载信时隙恢复电路、弹性存储器、首次塞入统计电路、第二次塞入统计电路、可逆计数器和时钟恢复电路等部份构成。其工作过程如下(1)为输入信码，(2)为输入时钟，输入时钟速率为输入信码速率的M倍。调整控制码检测电路、载信时隙恢复电路和弹性存储器工作过程与已有技术相同，不再重述。首次塞入统计电路不断检测更新M、N值，然后每1/KN帧输出一个加1脉冲(7)或减1脉冲(11)，视首次塞入极性而定。第二次塞入统计电路不断检测更新Q值，然后每Q/KMJ比特输出一个加1脉冲(6)或减1脉冲(12)，视第二次塞入是正塞入还是负塞入。当可逆计数器计到K时，就输出信号(8)，然后清零，重新开始计数；当可逆计数器计到-K值时，就输出信号(13)，然后清零并重新开始计数。时钟恢复电路是一个M分频电路。当收到信号(8)的一个脉冲时时钟恢复电路作一次M+1分频，再返回作M分频；当收到信号(13)的一个脉冲时，时钟恢复电路就作一次M-1分频，再恢复M分频。这样可得到符合要求的均匀时钟(10)用它读弹性存储器可得到均匀信码(9)。当不对MN调整时，首次塞入统计电路是多余的。因为M、N为已知数。与模型法相比，数字式正/零/负码速调整方法省去了相关锁相环，码速恢复端可用普通的码速恢复装置，也可用数字式码速恢复装置。在性能上，它同样能将无输入抖动时的输出抖动降低到百分之几单位间隔。数字式正/零/负码速调整方法是用全数字方式实现的，它比模型法减少了技术难度，缩小了设备体积、提高了可靠性，更加便于专用集成电路的实现，符合目前通信及设备专用集成化的发展方向。
本发明可应用于CCITT G.709建议所规定的各个正/零/负码速调整电路(包括指针调整和(跟PDK的接口)，也可应用于CCITT G.741，G.745G.753，G.754等建议的PDH系列的正/零/负码速调整复接设备。采用本发明的复接设备可广泛应用于光纤、微波、卫星等数字传输设备，以及未来的综合业务数字通信网中。
附图简要说明
图1为本发明一种发送端装置方块图。
图2为本发明一种接收端装置方块图。
图3为本发明另一种接收端装置方块图。
本发明提供所述方法不同组合的实施例。
实施例一(1)每M个调整帧进行N比特的正(或负)塞入，即每M/N帧作一次塞入。N/M大于实际的最大可能正(或负)塞入频率。
(2)将码速调整时钟每帧等间隔地作N个1/M比特的相位延时(或提前)，得到首次塞入时钟。
(3)在每帧的帧末检测第二次塞入请求。
(4)检出第二次塞入清求后，在下一帧进行塞入。若与首次塞入冲突，则扣除首次塞入。
(5)用普通码速恢复锁相环恢复时钟。
实施例二(1)——(4)同实施例一。
(5)用前述的可逆计数法进行码速恢复。
实施例三(1)每M个调整帧进行N个比特的塞入，即每隔M/N帧塞入一次。M取固定值，N和塞入极性都可随第二次塞入请求出现频率的变化而调整。
(2)——(6)同实施例二。
实施例四(1)——(5)同实施例三。
(6)采用普通的码速恢复方法进行码速恢复，即采用锁相环匀滑时钟。
权利要求
1.一种正/零/负码速调整方法，包括发送端的脉冲塞入方法和接收端的码速恢复方法，其特征在于所述的发送端的脉冲塞入方法为(1)塞入分二次进行，二次塞入互相独立。(2)首次塞入为周期性的，设每M帧塞入N比特，M、N为自然数，首次塞入的重复基本频率应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；(3)第二次塞入为非周期性的，塞入频率应尽量小，但应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；(4)第二次塞入请求是通过检测首次塞入时钟和被调整时钟比相结果产生的，首次塞入时钟是用全数字逻辑将码速调整时钟经首次塞入处理产生的。
2.如权利要求1所述的正/零/负码速调整方法，其特征在于所说的首次塞入的极性和周期是可调整的。
3.如权利要求1所述的正/零/负码速调整方法，其特征在于所说的首次塞入的极性和周期都是固定不变的。
4.如权利要求1所述的正/零/负码速调整方法，其特征在于(1)将所述的码速调整时钟每帧塞入N/M比特，得到首次塞入时钟；(2)每帧检测第二次塞入请求。
5.如权利要求1所述的正/零/负码速调整方法，其特征在于若首次塞入和第二次塞入的极性相反，且在同一帧要求塞入，则都不作塞入。
6.一种正/零/负码速调整方法，包括发送端由相互独立的二次塞入过程构成的脉冲塞入方法和接收端的码速恢复方法，其特征在于采用二次恢复法，即先分别检测出二次塞入过程，然后分别进行码速恢复。
7.一种正/零/负码速调整方法，包括发送端由相互独立、极性相反的二次塞入过程构成的脉冲塞入方法和接收端的码速恢复方法，其特征在于所述的接收端的码速恢复方法采用可逆计数方法，即定时检测并更新二次塞入的参数，若首次塞入过程为每M帧正(或负)塞入个比特，第二次塞入过程为每Q比特间隔负(或正)塞入J比特，则每1/KN帧可逆计数器加1(或减1)，每Q/KMJ比特可逆计数减1(或加1)，当可逆计数器的值为K时，将码速恢复时钟作一次1/M比特的相位延时，当可逆计数器的值为-K时，将码速恢复时钟作一次1/M比特的相位提前，然后将可逆计数器请零，再重复上述计数过程，这样获得码速恢复后的均匀时钟。
8.一种采用权利要求1、2、3、4或5所述的正/零/负码调整方法的装置，包括在发送端的装置和接收端的装置，其特征在于所说的发送端装置是由首次塞入信号发生器、第二次塞入请求检测电路、弹性存储器、塞入安排电路、调整控制码生成电路，读时钟生成电路和合路门各部分构成。
9.如权利要求6所述的正/零/负码速调整方法的装置，包括发送端和接收端装置，其特征在于所述的接收端装置由调整控制码检测电路、载信时隙恢复电路、弹性存储器、首次塞入恢复电路，第二次塞入恢复电路，首次塞入码速恢复电路和第二次塞入码速恢复电路各部份构成。
10.如权利要求7所述的正/零/负码速调整方法的装置，包括发送端的装置和接收端的装置，其特征在于所述的接收端装置由调整控制码检测电路，载信时隙恢复电路，弹性存储器，首次塞入统计电路，第二次塞入统计电路，可逆计数器和时钟恢复电路各部份构成。
全文摘要
本发明属于电通信技术领域，特别涉及数字通信的多路复用技术。本发明采用全数字逻辑实现正/零/负码速调整，而且把输出抖动压缩到百分之几单位间隔。它的采用大大提高了正/零/负码速调整设备的专用集成化水平，降低了成本，缩小了体积，提高了可靠性。本发明可用于准同步系列和同步数字系列的复用设备中，取得很好的经济效益。
文档编号H04L1/00GK1085711SQ9211105
公开日1994年4月20日 申请日期1992年10月15日 优先权日1992年10月15日
发明者林孝康, 冯重熙 申请人:清华大学