专利名称：具有数据单元描绘功能的数据单元多路复用器的制作方法
技术领域：
本发明涉及一种数据单元多路复用器，并特别涉及具有“数据单元描绘”功能的一种数据单元多路复用器。其中在缓冲存储器内存储以用户线接收的异步传送模式(下面称“ATM”)的低比特率固定长度的信息包(数据单元)，并标识数据单元间的界线，从而这样读出的正确数据块传输到输出线。
作于常规的数据单元多路复用器，它具有相应于每条线路，有一数据单元描绘电路的已知结构，用以在数据单元同步后，执行数据单元多路复用。比如，在日本的电子、信息和通信工程学会的1990年春季国家会议上，公开的“Discussion of A Header Error Check Calcu-lation Circuit”就有所报告。
按照常规结构，一个数据单元描绘电路只能处理一个输入线上的一个信号，即使线路上的传输比特率很低，对应于每个输入线路，也需要多个数据单元描绘电路。例如，在输入线上的信号以6.3兆比特/秒的传输到ATM交换端，并且多路复用21条输入线的情况下，需要21个数据描绘电路。另外，为了数据单元的多路复用，常规结构需要存储相应于每条线路的数据单元信号的存储器，因此硬件体积增大。
本发明的一个目的是提供一种数据单元多路复用器，可以控制其内的数据单元信号输出，从而，输出线的每个数据块首部与相应数据单元的首部一致。
本发明的另一个目的是提供一种数据单元多路复用器，在其内的一个缓冲存储器用以临时存储输入数据单元，并且使用多个输入线公用的读/写控制装置，从而经历数据单元描绘的数据块被读到输出线上。
本发明的另一个目的是指供一种数据单元多路复用器，从而可以使用一个对多个线路为公用的数据单元描绘控制装置。
为了实现上述目的，按照本发明的一个方面，与多个输入线路平行的固定长度数据单元信号临时地存储在一个缓冲存储器中，然后以数据块与预定数据单元结构同步的格式传送到一个输出线上，该数据单元多路复用路包括一个多路复用装置，用于多路复用从多个输入线接收到的数据单元信号；一个写控制装置，用于连续地在缓冲存储器中存储多路复用装置输出的数据单元信号；一个读控制装置，以每个数据块包括相应于输入线的预定数量的位的格式，读出存储在缓冲存储器中的数据单元信号；以及一个数据单元描绘控制装置，用以检测从缓冲存储器中读出的每个数据块的描绘状态，按照检测结果，把描绘控制信息通知给读控制装置，并且选择地给传输与预定数据单元结构同步的数据块至一个输出线，并且基于数据单元描绘控制装置通知的描绘控制信息，读控制装置确定相应于每个输入线路的下一个将要读的数据块的读起始地址。
按照本发明的一个实施例，该数据单元描绘控制装置包括一个存放CRC操作数据的表格，用于检测相应于每个输入线的数据单元首部的位置，并用以存放描绘状态信息，从而通过使用从表格中读出的CRC操作数据，数据单元描绘控制装置检测从缓冲存储器读出的每个数据块中包含的数据单元首部位置，并检测该数据块的描绘状态。还有，基于检测的描绘状态和从表格中读出的描绘状态信息，数据单元描绘控制装置转换描绘状态，并且按照描绘状态，控制数据块(数据单元信号)至输出线的传输。
按照本发明的另一方面，数据单元多路复用器包括分别连接到多个输入线的多个多路复用单元；连接到多个多路复用单元的一个选择装置，用以使从多路复用单元输出的数据块选择地通过；一个数据单元描绘控制装置，用以检测选择单元输出的每个数据块的数据单元描绘状态并产生描绘控制信息；和一个输出控制装置，以一预定顺序分配多路复用单元至输出控制装置，并且把从数据单元描绘控制装置接收的描绘控制信息通知给多路复用单元；以及其中每个多路复用单元包括一个多路复用装置，用以多路复用通过多个输入线输入的ATM数据单元信号；一个临时存放ATM数据单元信号的缓冲存储器；一个写控制装置，相应于线路，顺序地把多路复用装置输出的ATM数据单元信号存储在缓冲存储器；和一个读控制装置，以每个数据块包括相应于线路的预定是数量的位的格式，读存放在缓冲存储器内的ATM数据单元信号，其中读控制装置确定相应于线路的下一个要读数据块的读起始地址。
按照本发明的另一方面，该数据单元多路复用器包括一个多路复用通过输入线输入的信号的多路复用装置；一个临时存放输入信号的存储器；一个写控制装置，把多路复用装置输出的输入信号存储在相应于输入线路存储器中；一个读控制装置，以每个数据块包括相应于输入线路的预定数量的位的格式，读存放在存储器中的输入信号；一个数据单元描绘控制装置，用以检测从存储器中读出的每个数据块的描绘状态，按照检测结果，通知读控制装置关于控制信息，并选择地传输与预定数据单元结构同步的数据块至输出线路；和一个转换装置，把从存储器读出的每个数据块转换为每个有一预定结构的数据单元内，以传输该数据单元至输出线，并把控制信息通知给读控制装置，其中读控制装置，按照每个用户线路上的信号传输协议，选择地把从存储器读出的数据块提供给从描绘装置选择出的装置和转换装置，并且基于数据单元描绘装置和转换装置通知的控制信息，确定读下一个相应于输入线路的数据块的读起始地址。
按照本发明，可以使用一个数据单元描绘电路，以便对多个输入线是公用的，相应地，可以使用一个缓冲存储器和上面描绘的由写控制部分和读控制部分组成的一个存储器控制器，以便对多个输入线路是公用的，从而数据单元多路复用器可以做的很小。
图1是按照本发明的一个数据单元多路复用器的一个实施例的功能框图；图2示出了一个网络系统的框图，按照本发明的多路复用器要应用到该网络系统上；图3示出了存储控制器3的结构，它是按照本发明的多路复用器一个组成单元；图4示出了一个ATM数据单元的格式；图5是ATM中数据单元描绘状态的转换图；图6是ATM中数据单元描绘状态的转换图；图7示出了解释本发明中所使用的控制读起始地址以为数据单元描绘读数据块的方法1到方法3的框图；图8示出了执行数据读起始地址控制方法1的数据单元描绘控制单元4的结构；图9是解释数据读起始地址控制方法，的原理的图形；图10示出了CRC运行单元411—a的一个实施例；图11示出了数据读起始地址控制方法1的运行顺序；图12示出了数据读起始地址控制方法1的一个改变的例子的运行顺序；
图13是解释数据读起始地址控制方法2的原理的图形；图14是解释数据读起始地址控制方法2的原理的图形；图15示出了数据单元描绘控制单元4的结构，用以执行数据读起始地址控制方法2和方法3；图16是用于解释在数据读起始地址控制方法2的数据单元描绘表格访问时序图；图17示出了按照本发明的数据单元多路复用器的第二实施例；图18示出了按照本发明的数据单元多路复用器的第三实施例；图19A示出了前述数据单元多路复用器产生的第一类型数据单元结构；图19B示出了前述数据单元多路复用器产生的第二类型数据单元结构；图19C示出了前述每个数据单元中第六位的内容；以及图20示出了图18所描绘的AAL1处理单元的详细结构。
最佳实施例描绘图2示出一个ATM网络系统的例子，按照本发明的数据单元多路复用器应用到该ATM网络系统。
图中，参考符号A(A—1到A—m)表示数据单元多路复用器；B为用户终端，用于发送/接收诸如声音信息、图象信息、数据信息等的固定长度信息包(ATM数据单元)的信息，并且C表示一个ATM交换网。如果终端传输出的数据单元信号被直接地输入高速度ATM交换网C时，在用户终端的比特率约为每秒6.3兆比特/秒的情况下，效率将很低。因此，多个用户终端B的数据单元信号被数据单元多路复用器A多路复用，因此，所得的多路复用信号被输入到ATM交换网C。
图1示出了按照本发明的一个数据单元多路复用器A—1的结构的例子。
数据单元多路复用器A—1包括一个信号多路复用器1，一个存储器2，一个存储控制器3和一个数据单元描绘控制单元4。
信号多路复用器1接收多个用户终端B发送的数据单元信号(数据单元数据)，比如一位一位地时分复用这些数据单元信号，并输出该所得的多路复用信号至存储器(缓冲存储器)2。连接到用户终端的输入线路L(L1至Ln)给出了线路标识数字，以便对每个线路L是特别的。信号多路复用器单元1具有对应于输入线路的线路接口(未示出)。提供给存储器2的时分复用数据单元数据带有分配给每个线路接口线路标识数字。
信号多路复用器1提供给存储器2的数据单元信号存放在存储器2中，从而按照每个线路数据到达的顺序，存储控制器3的写功能单元31管理这些数据单元信号。通过分配相应于线路的预定容量的缓冲区以把相应于输入线路的数据单元信号写进缓冲区，或通过多个线路以分享缓冲器的形式共享存储器2，可以实现上述管理。其中数据单元存储区地址是按照线路链接的。
如图3所示，存储器控制器3包括一个写功能单元31，用以把通过时分复用输入的数据单元信号记录在存储器2；和一个读功能单元32，从对应于每个线路先前记录的数据读起始位置处，顺序地读存放在存储器2的数据单元信号，并顺序地发送单个单元数据单元数据块至每个线路。
写功能单元31有一个写控制器311和一个写地址表312，它存放相应于线路标识数字312A的存储器2的写地址312B。
从信号多路复用器1得到的线路标识数字被输入到写控制器311，因此从写地址表312处读出相当于线路标识数字的写地址。从信号多路复用器输出到存储器2的数据单元信号被写进用写地址指示的位置处。不管何时写一个数据单元信号，都要更新写地址的数值，从而将要到的下一个数据单元信号被写到当前数据单元信号写位置的下一位置上。并且在写地址表312内的相应的一个写地址312B内存储该数值。
读功能单元32有一个线路指示器321，存储读起始地址322B，以以开始读对应于线路标识数字322A的数据块的读地址表322，一个读地址控制器323，一个读数据长度计数器324和一个读地址位移控制器325。
当循环改变线路标识数字以读数据单元信号时，线路指示器321检查读地址表322和写地址表312，基于每个线路上写地址312B和读地址322B的不同，得到存放在存储器2的数据数量，发现允许读数据单元信号的线路标识数字，并且把该线路标识数字通知给读地址控制器323。根据线路内数据块达到读数据长度计数器324指定的一个值，执行读数据单元信号。
读地址控制器323从读地址表322处，选出对应于线路指示器321指示的线路标识数字的一个读起始地址322B，通过使用读地址作为数据块的顶部，从存储器2处读用读数据长度计数器324指示的块大小数据，并发送该数据至数据单元描绘控制单元4。当从存储器2读数据块时，一个相应的线路数字从线路指示器321处通知到数据单元描绘控制单元4。
读地址移位控制器325确定一个读起始位置，以在从存储器2中读出单个块数据后，在一个相应线路中读下一个数据块。按照先前读数据块的数据单元描绘状态，确定读下一个数据块的读起始地址，从而按照数据单元描绘控制单元4给出的数据单元描绘状态信号，得到移位地址的并输入到读地址控制器323。
读地址控制器323把前述移位加到存放读地址表322的当前读地址上，并且在读地址表322内存储所得地址作为下一个读起始地址。
下面描绘ATM网络内的数据单元描绘状态。
为了把从存储器2读出的数据块状态—一个“数据单元描绘”状态与ATM数据单元结构一致，需要检测ATM数据单元的首部错误检查(HEC)部分。提供HEC部分，用以检测由53位固定长度数据块组成的ATM数据单元的顶部、数据单元首部内的错误检查和错误校正等等。比如，图4所示，ATM数据单元在数据单元顶部有一个4位大小的ATM首部H1。根据这个数据单元首部得到的CRC运行结果在每个数据单元的第5位被设置，作为HEC部分H2。
图5和图6示出了数据单元描绘状态的转换。
该数据单元描绘状态采用国际标准—CCITTI、432。
图5所示的“搜录”S11表示一个搜寻状态，在其中没有检测到HEC部分。当在该状态检测到n个HEC部分时，该状态转换到一个“预同步”状态S12。
状态是“预同步”S12时，监视下一个HEC部分是否位于所检测到的HEC位置的一个数据单元距离的位置(希望位置)内。当在希望位置上不能检测到下一个HEC部分时，状态再一次转换到“搜寻”状态S11。
在希望的位置上可以检测到下一个HEC部分时，按照上述同样方式，连续地执行HEC部分的监视，从而测定连续检测次数，作为保护级数。当保护级数超过一预定阈值时，描绘状态转换到“同步”状态S13。
状态是“同步”S13时按照在“预同步”状态S12内的同样方式，监视HEC部分是否位于所检测到的HEC位置的一个数据单元距离的位置内。当不能检测到下一个HEC部分时，继续HEC部分的监视，从而测定连续非检测次数，作为保护级数。当该保护级数超过一预定阈值时，描绘状态转换到“搜寻”状态S11。
图6所示的“检测模式”S21是这样一种模式，即使在数据单元首部检测到错误的情况下，也不执行错误校正。图6所示的“校正模式”S22是这样一种模式，在首部有一比特错误的情况下，通过使用HEC部分，执行错误校正。
在如果在“检测模式”S21内接收的数据单元的数据单元首部没有错误时，模式转换到“校正模式”S22。如果在校正模式S22接收的一个数据单元的数据单元首部的一个比特内检测到几个错误，模式S21转换到检测模式S21(—比特错误的情况下，在错误纠正后)。这些“检测模式”和“校正模式”与空闭(jdle)数据单元产生控制(下文将要描绘)有一种关系。
图7示出了读数据长度计数器324指定的数据块大小与地址移位控制器325确定的下一数据块读起始地址之间的关系。
图7中，示出了数据块大小和读起始地址不同组合的方法1、2和3的3个实施例。
方法1中，读数据长度计数器324指定的数据块大小为53字节，等于一个ATM数据单元的长度。在数据单元描绘状态是“搜寻”S11或“同步”S13的情况下，指定读起始位置到读下一个数据块的读地址位移为53字节(等于一个数据单元的长度)。在数据单元描绘状态是“预同步”S12的情况下，当从读数据块顶部到数据单元顶部的位移是h字节时，读地址位移为h＋53字节。每个数据单元的顶部比检测到的HEC部分H2短4字节。
在上述“预同步”状态S12中，要考虑下面两种情况。
第一种情况是这样一种情况，即状态刚从“搜寻”状态S11转换“预同步”状态S12之后，位于数据单元顶部和读自存储器2的数据块顶部(等于从存储器2读数据块的读起始地址)之间存在着差别，即h≠0。第二种情况是“预同步”状态S12连续几次，因此数据单元的顶部与读数据块的顶部一致，即h＝0。
上述两种情况中，距检测到的数据单元的顶部(读起始地址的第h字节位置以读数据块)一个数据单元(53字节)的位置可以作为读下一个数据块的读起始地址。
地址位移控制器325，基于数据单元描绘控制单元4通知的数据单元描绘状态(S11到S13)，和指示先前读数据块的HEC部分的相位位置的一个数据值，得到用以指定在每条线路上读下一数据块的读起始地址的地址位移量。
方法2中，使得读数据长度计数器324指定的数据块大小等一个ATM数据单元长度的大小，即53字节，因此当数据单元描绘状态是“搜寻”S11时，读下一数据块的读起始地址从当前值变为49字节，从而在下一个要读的数据块的前面部分包括先前读出的数据块的最后4个字节。当描绘状态是“预同步”或“同步”时，同方法1一样，更新读下一数据块的读起始地址。
方法3中，为了其它连接到后级的电路数据单元处理的方便，读出数据块，从而数据单元的顶部位于从存储器读出的每个数据块的顶部的第m字节位置处。比如，当读数据长度计数器324指定的数据块大小为57字节时，它比一个ATM数据单元长度(53字节)长，在数据单元描绘状态是“预同步”期间，读下一数据块以读起始地址被更新的距前一数据块顶部的第(h－m＋53)字节位置处。其中h表示前一数据块内的数据单元的前导位置，m表示下一数据块内的数据单元顶部的目标位置，每个h和m均有一个等子从数据块的前导位置的移位值(字节数)。比如，m为1到5之间的一个整数。
图8是按照方法1的执行数据单元描绘的数据单元描绘控制单元4的功能框图。该数据单元描绘控制单元4包括一个HEC检测器41—a，一个数据单元描绘表42—a和一个数据单元发生器43。
检测一个ATM数据单元的HEC部分位置的HEC检测器41—a是由一个CRC(循环冗余位数校验)操作器411—a，一个描绘状态控制器412和一个HEC检测控制器413—a组成。
HEC检测控制器413—a控制CRC操作器411—a和描绘状态控制器412，并访问下面将要描绘的。数据单元描绘数42—a由于ATM数据单元的HEC部分H2指示具有图4所示的4字节长度的ATM数据单元首部H1的CRC运行结果，需要检测HEC部分H2(连续的5字节数据被输入到HEC检测器41—a)，并验正从第1字节到第4字节的4字节数据的CRC运行是否与第五字节值一致。
图9示出了位于数据块和分别用第i条线路和第j条线标识的两条线路顶部之间的位置关系。按照第i条线路的数据R11，第j条线路的数据块R12和第i条线路的数据块R13的顺序，从存储器2中读出数据单元信号数据块。
现在注意第i条线路的数据单元信号，当读出第一数据块R11时，假设数据单元的顶部位于数据块前导位置的第52字节(P11)处。为了从数据单元的顶部位移4个字节，数据单元的HEC部分H1位于下一个要读出的数据块R13的导前位置的第三字节P12处。即使如上述在两个数据块上读出一个数据单元的首部情况下，也需要HEC检测器41—a能检测HEC部分H1。
如图10所示，CRC操作器411—a有一个由五个触发电路F—1、F—2、F—3、F—4和F—5组成的移位器F，其中这些触发电路彼此串联，从而从存储器2一位一位读出的8位数据单元信号数据被顺序地转移到后级；CRC操作器411—a还包括一个CRC操作检查器X1，接收触发电路的每个输出并基于连续的5字节数据执行CRC操作。
当等于ATM数据单元首部H1的4字节数据输入到触发电路F—2到F—5，并且跟随数据单元首部的HEC部分H2的数据输入到触发电路F—1时，CRC运行检查器X1执行一个HEC检测操作，并输出指示检测结果的一个控制信号。
当只有一条线经历HEC检测时，CRC操作器411—Q在顺序地提供输入信号至移位器F(触发电路F—1至F—5)的同时，执行4字节数据CRC运行，因此得到CRC数值与最后字节数据(HEC)相符的一个位置。当如图2所示使用通过多个线路输入的数据单元信号时，对于触发电路来说，需要设置保持数值(输入数据串)的存储区，并且基于这些输入数据串的相应于每个线路的“CRC运行数据”产生的状态数据事先被准备好，从而不管数据块何时转换到一新的数据时，比如图9中的从R11转换到R12或从R12转换到R13时，执行保持CRC操作数据的运行和在要经历处理的线路上执行调入先前CRC操作数据的运行。
返回图8，数据单元描绘表42—a存储CRC操作数据422和相应于每个线路标识数字421的描绘状态信息423。描绘状态信息423包含指示图5所示“搜寻”状态S11、“预同步”状态S12和“同步”状态S13任一个的状态423A，在“预同步”/“同步”内的保护次数423B和示于图6用的指示“检测模式”S21或“较正确模式”S22的模式423C。
例如，当完成第j条线的数据块读并且第j条线路的数据块要从存储器2读出时，HEC检测控制器413—a存放关于第j条线路的CRC操作数据和描绘状态至数据单元描绘表42—a，并且从数据单元描绘表42—a处读出关于第i条线路的CRC操作数据，从而为触发电路在CRC操作器411—a内设置一数据串。相应地，从存储器2读出的新数据块的前导数据被提供给CRC操作器411—a的每个触发电路，以便跟随前一数据块的最后数据。
鉴于前述原因，如图10所示，在触发电路F—1到F—5的输出端，CRC操作器411—a设有选择器SEL—1到SEL—5。这些选择器的每一个，按照HEC检测控制器413—a产生的控制信号，或者选择前级触发电路输出的数据，或者选择HEC检测控制器413—a给出的数据，并且施加该选择数据至CRC操作检查器X1和下一级触发电路。下面将参照图11(时序图)，描绘HEC检测控制器413—a控制的选择器SEL—1至SEL—5的输入选择。
描绘状态控制器412管理图5所示的状态S11、S12和S13间的状态转移，“预同步”状态S12和“同步”状态S13内的保护次数，以及管理图6所示的“检测模式”S21和“校正模式”S22之间的状态转换。
当从存储器2读出第i条线路的数据块(数据单元信号)时，HEC检测控制器413—a把从数据单元描绘表格42读出的第i条线路的描绘状态423转移到描绘状态控制器412。基于从HEC检测控制器413—a接收的描绘状态423和CRC操作器411—a给出的控制信号，描绘状态控制器412改变描绘状态。
存储器2读出的数据块从第j条线路交换到第j条线路时，存放在描绘状态控制器412的描绘状态以及前述CRC操作数据，保存在数据单元描绘表42—a的第i条线路记录上。这种情况下，从描绘状态控制器412传输描绘状态和首部错误纠正信号至数据单元发生器43。同时，从描绘状态控制器412，传输描绘状态和指示HEC部分H12的位置的信号至存储器控制器3。结果，控制了图7所描绘的读地址位移。
数据单元发生器43有一个存放从存储器2读出的数据单元信号的缓冲器431；一个空闭数据单元发生器432；一个选择器433，用以选择缓冲器431输出的数据单元或空闭数据单元发生器432产生的空闭数据单元；和一个首部错误校正器434，当数据单元的首部通过选择器433发生错误时，用以校正错误。
在“搜寻”状态S11或“预同步”状态S12期间，或在“同步”状态S13的首部检测到不可校正的错误期间、按照每个数据块(ATM数据单元)内的第五字节数据(HEC部分H2)的状态，基于HEC检测器41发出的控制信号，通过控制选择器433，数据单元发生器43抑制从存储器2读出的数据块(数据单元信号)，以免传输到输出线路上，并传输空闭数据单元发生器432产生的空闭数据单元至输出线路。
在“同步”状态S13内的首部没有错误时，从存储器2读出的数据单元信号通过。当在“同步”状态S13的首部H1有一些可校正的错误时，通过运行首部错误校正器434执行错误纠正，然后传输数据单元信号至处理单元。
提供缓冲器431，在HEC检测器41—a发出控制信号之前，用以临时地缓冲从存储器2读出的数据单元信号。也就是，以FIFO(先进先出)的格式，缓冲器431顺序地输出那些输入数据单元信号。
图11示出了读第j条线路的数据单元信号R22时使用方法1的数据单元描绘控制顺序。其中从第j、j和k条线路接收的数据块(数据单元信)R21、R22和R23要从存储器2顺序地读出。
当从存储器2读出第i条线路的数据块R21时，指示要被读出的下一数据块的第j条线路的信号从存储器控制器3传输到HEC检测控制器413—a(j—21)。基于前述信号(j—22)，HEC检测控制器413—a从数据单元描绘表42—a处读出CRC操作数据422和关于第j条线路的描绘状态信息423。
当要从存储器2读出的数据块从第i条线路的数据块R21切换到第j条线路的数据块R22时，HEC检测控制器413—a切换选择器SEL—1至SEL—5，以设置关于第j条线路的CRC操作数据(前一数据块的最后部分的数据串)，并把从数据单元描绘表42—a读出的数据输入到触发电路F—1到F—5。在这一时刻，HEC检测控制器413—a临时地保持从每个触发电路接收到的第i条线路的数据串。该数据串作为第i条线路的CRC操作数据，在处理下一个数据块R22的期间的一个合适的时刻(i—25)，存放在数据单元描绘表42—a上。
下一数据块R22内的第一数据被读出的那一时刻，切换选择器SEL—1至SEL—5。然后，数据块R22的每个字节数据被顺序地输入到触发电路F—1至F—5。关于描绘状态信息423，先前第i条线路的描绘状态信息从描绘状态控制器412输入到HEC检测控制器413—a，并且与CRC操作数据同样的方式，临时地保持该描绘状态信息。已经从数据单元描绘表42—a读出的第j条线路的描绘状态被设置到描绘状态控制器(SW21)。
读出第j条线路的数据块R22时，无论何时从存储器2输出每个字节数据，CRC操作器411—a的输出信号被输入到描绘状态控制器412。
描绘状态控制器412提供描绘状态和用以错误校正的控制信号至数据单元发生器43(j—23)，并且把指示HEC部分H2的位置的信号提供给存储器控制器3(j—24)。还有，在数据单元描绘表格42—a(i—25)内，存放CRC操作数据422和第i条线路的描绘状态信息423。
以存储器控制器3通知下一个第j条线路读数据块R21的同样方式，存储器控制器3通知指示下一个第k条线路的一个信号至HEC检测控制器413—a读数据块R22(k—21)。
响应于线路标识数字(k—22)，HEC检测控制器413—a从数据单元描绘表42—a处读出CRC操作数据422和关于第k条线路的描绘状态信息423。
数据块R22被切换到R23时，先前第j条线路的描绘状态从描绘状态控制器412输入到HEC检测控制器413—a，从而下一个第k条线路的描绘状态被设置到描绘状态控制器。还有，CRC操作数据从CRC操作器输入到HEC检测控制器413—a，从而新的数据串(SW22)替代触发电路内的数据串。然后，描绘状态和用于首部错误校正的控制信号从描绘状态控制器412输入到数据单元发生器43(k—23)，描绘状态和指示HEC部分的位置的信号被输入到存贮器控制器3(k—24)，在数据单元描绘表42—a(j—25)内存放临时保持的第j条线路的描绘状态和先前数据块R22的最后部分内的CRC操作数据。这样，执行完对第j条线路数据块的数据单元描绘处理。
顺便说说，可以设计数据单元描绘表42—a，从而从存储器2读出一个具有一个数据单元长度的数据块的一期间内，可以执行数据读和数据写操作。
由于具有155.52兆比特/秒传输速率的一个数据单元信号可以在数据单元描绘控制单元4内处理，既然访问前述表时间约为每个数据单元2.7微秒，数据单元描绘表42—a不需要任何特别的高速存储器。
图12示出了另一顺序图，通过使用方法1，从存储器2连续地读出相应于每个线路的等于多个数据单元(该例中，有2个数据单元)的数据块。
从存储器2读出第i条线路的数据块R31期间，通过有储器控制器3(j—31)，通知下一个要读出的数据块第j条线路至HEC检测控制器413—a。接到线路标识数字的通知时，HEC检测控制器413—a从数据单元描绘表42—a(j—32)处读CRC操作数据和关于第j条线路的描绘状态信息423。
当数据块R31被切换到R32时，HEC检测控制器413—a分别从CRC操作器411—a和描绘状态控制器412接收CRC操作数据和第i条线路的描绘状态，并且按图11所示的同样方式，把CRC操作数据和第j条线路的描绘状态分别设置到CRC操作器411—a和描绘状态控制器412。
一位一位地提供第j条线路的数据块R32期间，HEC检测控制器413—a接收CRC操作器411—a的输出并检测HEC部分。同时，描绘状态控制器412给出描绘状态和用于首部错误校正的控制信号至数据单元发生器43(j—33)，并且输出描绘状态和指示HEC部分位置的信号至存储器控制器3(j—34)。还有，根据先前第i条线路的数据块R32所得到的CRC操作数据422和描绘状态423被保持在数据单元描绘表42—a(i—35)中。
当通过同一条即第j条线路读出数据块R32后的数据块R33时，存储器控制器3省去至HEC检测控制器413的线路标识数字的通知。
当从存储器3没有线路标识数字通知时，HEC检测控制器413省去CRC操作器411—a和它本身的，以及描绘状态控制器和它本身的信号传输。然后，对于新数据块R23，与过程j—33和j—34同样的方式执行过程j—35和j—36。
读数据块R32期间，当略去存储器控制器3的下一线路标识数字通知时，HEC检测控制器413略去CRC操作数据和来自于数据单元描绘表42—a的描绘状态的读操作，并且在数据块切换期间，略去CRC操作数据和在表中关于先前数据块的描绘状态的保持操作。
从存储器2读出第k条线路的数据块R34之前，存储器控制器3通知第k条线路至HEC检测控制器413(k—31)。HEC检测控制器413从数据单元描绘表42—a处读第k条线路的CRC操作数据422和描绘状态信息423，并与数据块R31(k—32)同样的方式在表格中保持第jk条线路的CRC操作数据和描绘状态信息。
数据块R33切换到数据块R34时，HEC检测控制器413—a从CRC操作器411—a和描绘状态控制器412处接收第j条线路的CRC操作数据和描绘状态，并将代替第j条线路的第k条线路的CRC操作数据和描绘状态分别设置到CRC操作器411—a和描绘状态控制器412(SW32)。然后，描绘状态和用以首部错误校正的一个控制信号从描绘状态控制器412—a处输出到数据单元发生器43(k—33)，并且描绘状态和指示HEC部分位置的一个信号从描绘状态控制器412—a输出到存储器控制器3(k—34)。还有，在适宜的时刻(j—37)，数据单元描绘表42存放在最后数据块R33保持的第j条线路的CRC操作数据和描绘状态信息。
下面描绘方法2和方法3。
这两种方法的设计，使得在数据单元描绘表格中可以略去相应于每条线路的CRC操作数据的保持。
方法2中，当完成53字节数据的读时，如果描绘状态是“搜寻”状态S11，读下一数据块的读起始地址从前一数据块的前导位置移位49字节。
图13示出了第i条线路的数据单元信号内“搜寻”状态S11的数据块与读下一数据块的读起始地址之间的关系。假设第i条线路的数据单元信号按照到达顺序正确地写入存储器2。
现在假设当由53字节(数据(1)到数据(53))组成的数据块R41已经从存储器2读出时，描绘状态为“搜寻”状态S11。在这种情况下，如图7所描绘的，读下一数据的读起始地址被更新为距先前数据块前导地址49字节。
在该列中，下一数据块R42是由数据(50)到数据(102)的53字节所组成的。从而数据(50)到数据(53)的4字节被读出，作为位于前一数据块和下一数据块之间的重叠部分。
为了HEC检测，需要4字节首部和1字节HEC连续地输入到HEC检测器。即使在前述5字节部分建立了一个分离数据块的界线的情况下，只要前一数据块的CRC操作数据被保持在相应的每条线路上，与方法1同样的方式使用先前数据块的CRC操作数据可以检测该HEC。
假设略去保持CRC操作数据，如果要检测用界线分离的数据块的HEC部分，需要设置该块界线，从而由首部H1和HEC H2组成的5字节连续地存在于每个数据块中。
比如，在图13所示的数据(54)开始读数据块R42的情况下，当HEC H2位于数据(54)和数据(57)之间时，不可能检测HEC。当连接到HEC的数据单元首部H1位于数据(50)和数据(53)之间时，也同样不可能检测该HEC。
方法2的设计，即使数据单元的顶部位于数据(50)和数据(53)的情况下，通过设置界线，数据单元的前导5字节也可以连续地输入到HEC检测控制器413—a，以便使先前数据块R41的最后4字节覆盖下一数据块R42。
当在“搜寻”状态S11读出的数据块中可以检测HEC H2时，状态转移到如图7所示的“预同步”状态S12，并且更新地址，从而读下一数据块的读起始地址与数据单元的顶部一致。也就是，当HEC被检测的数据块内的数据单元顶部位于距数据块顶部h字节距离的一个位置时，加(h＋53)字节至存放在读地址表322的数据块读起始地址所得到的一个值最好更可取地存储在地址表格322中，作为读下一数据块的读起始地址。
描绘状态是“同步”状态是，用53字节更新读下一数据块的读起始地址，并且在读地址表格322内存放该更新的地址。在“预同步”状态S12或“同步”状态S13中，当建立数据单元描绘时，由于数据块的顶部与数据单元顶部一致，刚刚监视4字节首部H1后不管是否检测HEC H2，不需要如“搜寻”状态所需的同一数据的重复读地址。
方法3中，从存储器2读出的每个数据字节的大小为57字节，当完成读数据块时在描绘状态是“预同步”状态S12的情况下，更新读下一数据块的读起始地址，从而下一个要读出数据块内的数据单元的顶部位于距数据块顶部第m字节的位置(m是“1”到“5”之间的一个常量)上。
在描绘状态是“同步”状态S13或“搜寻”状态S11的情况下，图14示出了按照方法3读下一数据块的读起始地址的设置的一个例子。
当完成以存储器2读出由57字节(数据(1)到数据(57))组成的第i条线路的数据块51时，假设描绘状态是“同步”或“搜寻”。这种情况下，读下一数据块R52的地址位于距先前数据块R51的顶部53字节的一个位置上，相应地，下一数据块R52是由57字节(数据(54)到数据(57))组成的，从而再一次读出先前数据块R51内的从数据(54)到数据(57)的最后4字节，作为下一数据块R52的顶部。通过如上述控制读下一数据块的读起始地址，由于数据单元的顶部位于数据(54)和数据(57)之间而不能在数据块R51检测的HEC H2，可以安全地在下一数据块R52内检测。
按照方法3，在“同步”状态S13中，数据单元的顶部通常位于从每个数据块顶部开始的第m字节位置上。相应地，距每个数据块的第m字节的有一个数据单元长度的部分，通过首部错误校正器434，最好作为一个ATM数据单元取去，取消一个不需要的部分。
图15是数据单元描绘控制单元4的功能框图，该描绘控制单元4按照方法2或3执行数据单元描绘。
如同图8所示的装置结构，示于图15的结构包括一个HEC检测器41—b，一个数据单元描绘表42—b和一个数据单元发生器43。
区别于图8所示装置的结构在于两点(a)数据单元描绘表42—b没有存放CRC操作数据422的区域；以及(b)运行HEC检测器41—b内的CRC操作器411—b，以便独立于HEC检测控制器413—b。
方法2和方法3中，每个数据块中都包括首部H1和HEC H2，以便连续。从而CRC操作器411—b不需要临时地保持处理数据块的CRC操作数据。还有，由于HEC检测控制器413—b在它本身与描绘状态控制器412之间执行控制操作，它不需要在CRC操作器411—b和它本身之间转换CRC操作数据。
图16示出了方法2中从存储器2中读数据和HEC H2检测之间的关系。
现在假设读出第i条线路的一个数据块R61后，要从存储器2读出第j条线路的一个数据块R62。还假设当HEC检测控制器413可以检测HEC是P61时，该HEC位于数据块R61的字节数据(53)处，并且当HEC检测控制器413可以检测HEC是P62时，该HEC是位于数据块R62的字节数据(5)处。
由于除非输入每条线路的数据单元信号，方法2的HEC检测器41—b才能检测HEC，从而5字节或更多的字节是连续的，即使HECH2存在于字节(1)和字节(4)之间的情况下，在数据块R62的前导字节(1)和字节(4)之间也不能检测HEC H2。也就是，在发生数据块切换的时刻P61到P62之间，不能检测HEC。使用方法2的情况中，最好在P61到P62期间访问数据单元描绘表42，以执行用i—61和j—61表示的读/写描绘状态信息的操作。
图17示出了按照本发明的数据单元描绘多路复用器的第二实施例。
在该实施例中，连接到数据单元的多路复用器A—1的多个输入线路被分为n组，从而每个多路复用器单元M—i(i=1，n)分别包括一个信号多路复用器1—i(i＝1，n)，一个存储器2—i(i=1，n)和一个存贮器控制器3—i(i＝1，n)。多路复用器的输出被输入到选择器6。一个数据单元描绘控制单元4连接到选择器6的输出端。数据单元多路复用控制器5控制多路复用器单元m—i(i=1，n)和选择器6。
每个信号多路复用器1—i把从第i—1条线路到第i—qi条线路的qi条线路接收到的数据单元信号进行时分复用，并输出该多路复用信号至相应的存储器2—i。从而与图，同样的方式，管理相应于线路的数据单元信号。通过构成存储器控制器3—i的写功能单元31—i和读功能单元32—i，一块一块地写进和读出这些数据单元信号。
数据单元多路复用控制器5顺序地选择多复用器单元M—1到M—n，因此当选择一个多路复用器单元M—i时，给出一个选择信号至相应的存储器控制器3—i。为了响应该选择信号，存储器控制器顺序地一位一位地从存储器2—i处读取第i—j(1≤j≤qi)条线路的一个数据单元信号的一块数据，并把该数据提供给选择器6。在这种场合，存储器控制器3—i把要读出的数据块的第i—j条线路通知给选择器6。
基于数据单元多路复用控制器5给出的该控制信号，选择器6选择存储器2—i的输出，从而线路标识数字和存储器2—i输出的数据被转移到数据单元描绘控制单元4。
数据单元描绘控制单元以与图1所示单元同样的方式运行，以提供描绘状态信息和指示HEC位置的一个信号至数据单元多路复用控制器5。数据单元多路复用控制器5转移信息至存储器控制器3—i，该存储器控制器3—i以与图1所示的存储器控制器3同样的方式执行读控制。
图18示出了按照本发明的数据单元多路复用器的第三实施例。
这里，连接到用于多路复用器A—1的用户线路L1到Ln的终端B1到Bn包括具有发送ATM数据单元信号功能的ATM终端，和除了发送ATM数据单元信号还能发送其它信号的终端。比如适合N—ISDN(窄带综合业务数据网)的传输CBR(常量比特率)线路数据的电话。
用户线路L1到Ln的输入信号被信号多路复用器1多路复用，并按照参考图1所描绘的本发明的第一实施例的同样方式，这些输入信号被存储在存储器2形成的缓冲器内。
数据单元多路复用器不仅有数据单元描绘控制单元4，还有一个用于把从存储器2读出入CBR线路数据转换到ATM数据单元的AAL1(ATM Adaptation Layer(调节分层)1)处理单元7，因此，通过一个数据单元信号选择器8，选择地把数据单元描绘控制单元4的输出或AAL1处理单元7的输出送到网络中。通过一个选择器10，数据单元描绘控制单元4和AAL1处理单元7输出的一个读地址移位控制信号被提供存储器控制器3。
用数据单元描绘控制单元4或用AAL1处理单元7处理从存储器2读出的数据，是由相应于输入线路标识数字9A的存放业务类型9B的业务表9指定。确定处理类型(该例中，数据单元描绘或者AAL1处理)的信息的业务类型被存贮。业务表格9可以与图3所示的读地址表格322合并一起，以便被存贮器控制器3管理。
基于循环切换的线路标识数字，存储器控制器3从读地址表322处读取地址322B。在这种情况中，图3所示的线路指示器321从业务表格处读取业务类型9B，并且根据业务类型9B的内容，输出一选择信号至选择器8和10，并且使数据单元描绘控制单元4或AAL1处理单元7通知线路标识数字。
当要从存放ATM数据单元信号的缓冲器读出数据时，选择数据单元描绘控制单元4，从而数据单元多路复用器以与第一实施例一样的方式运行。
要从存放CBR线路数据的缓冲器读出数据时，选择AAL1处理单元，通过选择器8，AAL1处理单元7产生的ATM数据单元被发送至网络(ATM交换网)。
AAL1处理单元7产生的ATM数据单元分为两种类型第一类型数据单元如图19A所示，在第6字节处，有一个SAR—PDV(分段和重装协议数据单元)首部H3和首部H3之后的一个47字节的用户信息区U1；第二类型数据单元如图19B所示，有一个首部H3，H3后的字节的指示字区H4和指示字区H4后的一个46字节的用户信息区U1。
指示通过同一线路的包括输入数据ATM数据单元产生顺序的顺序数字(0，1，2，…6，7)被设置在SAR—PDU首部H3。特别地，如图19C所示，每个ATM数据单元的第6字节包括一个CSI(收敛子层指示)字段H3a，一个SC(顺序计数器)字段H3b，一个指示这些字段的错误检查编码的CRC(循环冗余检验)字段H3c和一个奇偶校验位(P)H3d。比如，当在一个数据单元内由一个偶顺序数确定的CSI字段H3a的位是“1”时，位“1”指示数据单元的第7字节包含指示字H4。当位是“0”时，位“0”指示数据单元第7字节包含用户信息。
如果在业务表9的业务类型9B内没有特别的指定，AAL1处理单元7传输事先按照每条线路所确定的4字节ATM数据单元首部H1、1字节HEC H2和SAR—PDU首部H3。其中H3有一个包含顺序数(按照每条线路的计数所得到)的字段H3c和一个包含一个位“0”的CS字段H3a。然后AAL1处理单元7传输从存储器2读出的47字节的数据块U1。在这种情况下，AAL1处理单元7给出一个控制信号至存储器控制器3的读地址移位控制器325，从而用47字节更新读下一数据块的读起始地址。
当业务表9的业务类型9B按照构造的数据传输方法指定AAL1处理时，这种指定意味着按预定块大小构造的数据被存储在存储器2中。在这种情况下，按照一个预定规则，AAL1处理单元7产生包含指示字信息(指示数据块间的界线)的第二类型ATM数据单元。
图20示出了产生上述第一类型和第二类型ATM的AAL1处理单元7的结构。
该AAL1处理单元7包括一个ATM首部数据插入器71，用以产生一个数据单元首部(H1)和对于每条线路是特有的一个HEC(H2)；一个SAR1指示字数据插入器72，用以产生一个SAR—PDU(H3)和一个指示字(H4)；一个检测器74，用以检测构造数据块方法传输的每个数据块的顶部；一个缓冲存贮器，临时地存放从存储器2读出的数据块；一个定时发生器75，产生控制前述电路的一个定时信号；和一个选择器76。通过信号线路C1，基于存储器控制器3给出的一个使能信号，定时发生器75开始它的控制运行。
ATM首部数据插入器71预先存放相应于线路标识数字的ATM数据单元首部(H1)和HEC(H2)的内容，从而与定时发生器75给出的定时信号同步，首部数据插入器71输出线路标识数字确定的一个ATM数据单元首部和一个HEC。其中线路标识数字是通过信号线路由存储器控制器3通知的。
与指示数据块“出现”/“缺少”的位信息一起，在存储器2的缓冲器内存储从线路接收的经数据转移的数据。当从存储器2读出的数据要传送到缓冲存储器74时，位信息被输入到检测器73，以检测每个数据块的前导位置。
SAR/指示字数据插入器72预先存储业务类型、顺序数字和相应于每个线路标识数字的指定控制信息，从而在通过信号线路(2由存储器控制器通知的线路标识数字标识AAL1方式的一个线路的情况下，SAR/指示字数据插入器72定时(由定时发生器75给出)地输出SAR—PDU首部，然后使缓冲存储器74顺序输出的数据形成如图19A所示第一类型ATM数据单元。
在通知的线路标识数字标识一个经受数据传送的一条线路的情况下，按照检测器73检测的块前导位置信息，SAR/指示字数据插入器72产生要在指示字区H4设置的指示字信息。对于具有图19B所示的第二类型数据单元格式的ATM数据单元的产生有一个预定的限制，从而只有在ATM数据单元的顺序数字是偏数时，才允许SAR/PDU数据插入器72插入一个指示字。还有，当从顺序数字“0”到顺序数字“7”的8个数据单元作为一组时，对于一组，指示字的插入只允许一次。相应地，插入一次指示字后，SAR/指示字数据插入器72省略了其它指示字，并产生第一类型ATM数据单元。
如果在一组内没有发现块前导位置，在用顺序数字“6”标识的一个ATM数据单元内插入一个虚拟指示字。SAR/指示字数据插入器72把按照指示字插入的“出现”/“缺少”所确定的控制信息提供给存储器控制器3。通过该控制信息，用作为位移值的46字节或47字节，在存储器控制器3内确定读下一数据的读起始地址。
作为第三实施例的一种变化，可以提供一个把可变长度通信帧转换到ATM数据单元的第三转换转接器，以及数据单元描绘控制单元4和AAL1处理单元7，从而传输可变长度通信帧的终端可以连接到用于数据单元多路复用器的用户线路上。
权利要求
1.一种数据单元多路复用器，其中多个输入线路并行输出的固定长度数据单元信号临时地存储在一个缓冲存储器内，然后以与一预定数据单元结构同步的数据块形式发送到一输出线路，其特征在于，所述数据单元多路复用器包括一个多路复用装置，用于多路复用从多个输入线路接收到的数据单元信号；一个写控制装置，用于把从所述多路复用装置输出的数据单元信号顺序地存储在相应于输入线路的所述缓冲存储器中；一个读控制装置，用于以数据块的形式，从所述缓冲存储器中读出相应于输入线路的存储在所述缓冲存储器的数据单元信号，其中每一数据块是由预定数量字节组成的；以及一个数据单元描绘控制装置，用于检测从所述缓冲存储器读出的每一数据块的描绘状态，按照检测结果，把描绘控制信息通知给所述读控制装置，并且选择地传输与所述预定数据单元结构同步的数据块至输出线路。其中所述读控制装置，基于所述数据单元描绘控制装置通知的描绘控制信息，确定相应于各个输入线路的读下一数据块的读起始地址。
2.如权利要求1的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个用于存放相应于输入线路的描绘状态的存储器，从而所述数据单元描绘控制装置转换存储在所述存储器的描绘状态，它相应于在每个输入数据块检测到的数据单元描绘状态和存储在所述存储器的描绘状态之间的关系。并且所述描绘控制装置把相应于所述描绘状态的描绘控制信息通知给所述读控制装置。
3.如权利要求1的数据单元多路复用器，其特征在于，除非转换后的相应于每条输入线路的描绘状态与预定的数据单元结构同步，所述数据单元描绘控制装置才传输指示空闭数据单元信号以代替所述输入数据块的数据块至输出线路。
4.如权利要求1的数据单元多路复用器，其特征在于，依据从所述缓冲存储器读出的每个数据块，所述数据单元描绘控制装置执行CCITT I。432定义的描绘状态控制。
5.如权利要求1的数据单元多路复用器，其特征在于所述数据单元描绘控制装置输出指示在每个数据块中检测的数据单元顶部的信息和移换后的描绘状态作为所述描绘控制信息；以及基于数据单元的顶部和描绘状态，所述读控制装置确定相应于每条输入线路的下一个要读出数据块的读起始地址。
6.如权利要求1的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个传送装置，用于把输入数据块传送到输出线路；一个检测装置，基于数据块包含的数据单元首部的位置，分别检测数据单元描绘状态；一个存储器，用于存储相应于输入线路的描绘状态；一个访问装置，用于访问所述存储器；以及一个状态控制装置，用于确定要存储在所述存储器中、相应于所述检测装置检测的数据单元描绘状态和相应于输入线路内所述访问装置从所述存储器读出的数据块描绘状态之间关系的描绘状态，并按照所述确定的描绘，用于控制所述传输装置。
7.如权利要求6的数据单元多路复用器，其特征在于，所述传送装置包括一个生成装置，用于产生指示一个空闭数据单元的数据块；一个选择装置，用于选择地输出输入数据块和所述生成装置产生的空闭数据单元，所述选择装置是由所述状态控制装置控制的。
8.如权利要求7的数据单元多路复用器，其特征在于所述数据单元描绘状态检测装置包括一个首部检测装置，用于执行关于第一数据部分的一个错误检查编码操作，其中该第一数据部分与所述数据块中连续数据单元首部的预定字节数相等；并且该首部检测装置，基于所述错误检查编码和所述第一数据部分之后的第二数据部分的内容的关系，用于检测数据单元首部的位置；以及所述访问装置包括一种装置，当从所述缓冲存储器读出下一数据块时，用于存储从所述首部检测装置取出的错误检查编码操作数据；并且当同一输入线路的下一数据块从所述缓冲存储器输入到所述数据单元描绘控制装置时，用于设置错误检查编码操作数据。
9.如权利要求8的数据单元多路复用器，其特征在于，在同一输入线路内的下一数据块的前导字节之后预定数量字节被输入到数据单元描绘控制装置期间，所述访问装置把从所述检测装置取得的CRC操作数据写入所述存储器。
10.如权利要求1的数据单元多路复用器，其特征在于，按照所述描绘控制信息指示的描绘状态，所述读控制装置把读下一数据块的读起始地址设置为这样一个地址，该地址用距前一数据块的顶部一个数据单元长度指示位置距离或用距离前一数据块的顶部不等于一个数据单元长度的长度指示位置距离。
11.如权利要求5的数据单元多路复用器，其特征在于，所述读控制装置把读下一数据块的读起始地址设置为这样一个地址，该地址是当所述描绘控制信息指示一个特定的描绘状态时，基于前一数据块的前导位置以及在该数据块中检测的数据单元的顶部位置和数据单元长度所确定的。
12.如权利要求5的数据单元多路复用器，其特征在于，当所述描绘控制信息指示在其内没有检测到数据单元顶部的一个状态时，所述读控制装置把读下一数据块的读起始地址设置到这样一个位置，在此处前一数据块的尾部将再次被读出。
13.如权利要求12的数据单元多路复用器，其特征在于，所述读控制装置把读下一数据块的读起始地址设置到这样一个位置，在此处，通过基于数据单元首部的长度所确定的预定字节数，读出前一数据块的尾部。
14.如权利要求1的数据单元多路复用器，其特征在于，在从所述缓冲存储器读出下一数据块之前，所述读控制装置把相应于下一个将要读出数据块的一个线路标识数字通知给所述数据单元描绘控制装置。
15.如权利要求14的数据单元多路复用器，其特征在于，所述读控制装置包括一个读模式，在其中等效于属于同一输入线路的多个数据单元的数据块从所述缓冲存储器中被连续地输出，从而，当要从所述缓冲存储器读出的下一数据块与前一数据块属于不同的输入线路时，所述读控制装置把下一线路标识数字通知给所述数据单元描绘控制装置；并且当下一数据块与前一数据块属于同一输入线路时，所述读控制装置省去线路标识数字的通知。
16.一种数据单元多路复用器，其中多个输入线路并行输出的固定长度数据单元信号临时地存储在一个缓冲存储器内，然后以与一预定数据单元结构同步的数据块形式发送到一输出线路，其特征在于，所述数据单元多路复用器包括多个多路复用单元，分别连接到多个输入线路；一个选择装置，连接到所述多个多路复用单元，使得从所述多路复用单元输出的数据块选择地通过；一个数据单元描绘控制装置，用于检测从所述选择装置提供出的每个数据块的数据单元描绘状态，按照检测结果产生描绘控制信息，并选择地传输与一个预定数据单元结构同步的数据块至所述输出线路；以及一个输出控制装置，用于以一预定顺序指定输出数据单元信号所需要的多路复用单元，其中每个所述多路复用单元包括一个多路复用装置，用于多路复用从多个输入线路接收的数据单元信号；一个缓冲存储器，用于临时地存储该数据单元信号；一个写控制装置，用于顺序地把从所述多路复用装置输出的相应于输入线路的数据单元信号存储在所述缓冲存储器中；以及一个读控制装置，用于以数据块的形式，从所述缓冲存储器中读出相应于输入线路的存储在所述缓冲存储器的数据单元信号，其中每一数据块是由预定数量字节组成的；以及其中所述读控制装置，基于所述输出控制装置通知的控制信息，确定相应于每个输入线路的读下一数据块的读起始地址。
17.如权利要求16的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个存储器，用于存放相应于输入线路的描绘状态，从而基于在每个输入数据块检测的数据单元描绘状态和存放在所述存储器的描绘状态之间的关系，所述数据单元描绘控制装置转换存储在所述存储器内的描绘状态，并产生相应于所述描绘状态的描绘控制信息。
18.如权利要求16的数据单元多路复用器，其特征在于，除非转换后的相应于每条输入线路的描绘状态与预定的数据单元结构同步，所述数据单元描绘控制装置才传输指示空闭数据单元信号以代替所述输入数据块的数据块至输出线路。
19.如权利要求16的数据单元多路复用器，其特征在于，依据从所述缓冲存储器读出的每个数据块，所述数据单元描绘控制装置执行CCITT I、432定义的描绘状态控制。
20.如权利要求16的数据单元多路复用器，其特征在于所述数据单元描绘控制装置输出指示在每个数据块中检测的数据单元顶部的信息和移换后的描绘状态作为所述描绘控制信息；以及基于数据单元的顶部和描绘状态，所述读控制装置确定相应于每条输入线路的下一个要读出数据块的读起始地址。
21.如权利要求16的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个传送装置，用于把输入数据块传送到输出线路；一个检测装置，基于数据块包含的数据单元首部的位置，分别检测数据单元描绘状态；一个存储器，用于存储相应于输入线路的描绘状态；一个访问装置，用于访问所述存储器；以及一个状态控制装置，用于确定要存储在所述存储器中、相应于所述检测装置检测的数据单元描绘状态和相应于输入线路内所述访问装置从所述存储器读出的数据块描绘状态之间关系的描绘状态，并按照所述确定的描绘，用于控制所述传输装置。
22.如权利要求21的数据单元多路复用器，其特征在于，所述传递送置包括一个生成装置，用于产生指示一个空闭数据单元的数据块；一个选择装置，用于选择地输出输入数据块和所述生成装置产生的空闭数据单元，所述选择装置是由所述状态控制装置控制的。
23.如权利要求21的数据单元多路复用器，其特征在于所述数据单元描绘状态检测装置包括一个首部检测装置，用于执行关于第一数据部分的一个错误检查编码操作，其中该第一数据部分与所述数据块中连续数据单元首部的预定字节数相等；并且该首部检测装置，基于所述错误检查编码和所述第一数据部分之后的第二数据部分的内容的关系，用于检测数据单元首部的位置；以及所述访问装置包括一种装置，当从所述缓冲存储器读出下一数据块时，用于存储从所述首部检装置取出的错误检查编码数据；并且当同一输入线路的下一数据块从所述缓冲存储器输入到所述数据单元描绘控制装置时，用于设置错误检查编码操作数据。
24.如权利要求23的数据单元多路复用器，其特征在于，在同一输入线路内的下一数据块的前导字节之后预定数量字节被输入到数据单元描绘控制装置期间，所述访问装置把从所述检测装置取得的CRC操作数据写入所述存储器。
25.如权利要求16的数据单元多路复用器，其特征在于，按照所述描绘控制信息指示的描绘状态，所述读控制装置把读下一数据块的读起始地址设置为这样一个地址，该地址用距前一数据块的顶部一个数据单元长度指示位置距离或用距离前一数据块的顶部不等于一个数据单元长度的长度指示位置距离。
26.如权利要求20的数据单元多路复用器，其特征在于，所述读控制装置把读下一数据块的读起始地址设置为这样一个地址，该地址是当所述描绘控制信息指示一个特定的描绘状态时，基于前一数据块的前导位置以及在该数据块中检测的数据单元的顶部位置和数据单元长度所确定的。
27.如权利要求20的数据单元多路复用器，其特征在于，当所述描绘控制信息指示在其内没有检测到数据单元顶部的一个状态时，所述读控制装置把读下一数据块的读起始地址设置到这样一个位置，在此处前一数据块的尾部将再次被读出。
28.如权利要求27的数据单元多路复用器，其特征在于，所述读控制装置把读下一数据块的读起始地址设置到这样一个位置，在此处，通过基于数据单元首部的长度所确定的预定字节数，读出前一数据块的尾部。
29.如权利要求17的数据单元多路复用器，其特征在于，在从所述缓冲存储器读出下一数据块之前，所述读控制装置把相应于下一个将要读出数据块的一个线路标识数字通知给所述数据单元描绘控制装置。
30.一种数据单元多路复用器，其中多个输入线路并行输出的信号临时地存储在一个缓冲存储器中，以与一预定数据单元结构同步的数据块形式发送到一输出线路，其特征在于，所述数据单元多路复用器包括一个多路复用装置，用于多路复用从多个输入线路接收到的数据单元信号；一个写控制装置，用于把从所述多路复用装置输出的输入信号顺序地存储在相应于输入线路的所述存储器中；一个读控制装置，用于以数据块的形式，从所述存储器中读相应于输入线路的存储的输入信号，其中每一数据块是由预定数量字节组成的；一个数据单元描绘控制装置，用于检测从所述存储器读出的每一数据块的描绘状态，按照检测结果，把描绘控制信息通知所述读控制装置，并且选择地传输与所述预定数据单元结构同步的数据块至输出线路；以及一个转换装置，用于把从所述存储器读出的数据块转换成具有预定结构的固定长度数据单元，传输所述固定长度数据单元并输出线路，并把控制信息通知给所述读控制装置；其中所述读控制装置，把从所述存储器读出的数据块提供给所述数据单元描绘控制装置和按照每个用户线路的信号传输协议所选择的所述转换装置，并且基于所述数据单元描绘控制装置和所述转换装置通知的描绘控制信息，确定下一个要读数据块的相应于每个输入线路的读起始地址。
31.如权利要求30的数据单元多路复用器，其特征在于通过各个输入线路，给出了固定长度异步传送模式数据单元信号和常量比特率信号；以及所述读控制装置把从所述缓冲存储器读出的ATM数据单元信号的数据块提供给所述数据单元描绘控制装置，并把从所述缓冲存储器读出的常量比特率信号的数据块提供给所述转换装置。
32.如权利要求30的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个存储器，用于存放相应于输入线路的描绘状态，从而基于在每个输入数据块检测的数据单元描绘状态和存放在所述存储器的描绘状态之间的关系，所述数据单元描绘控制装置转换存储在所述存储器内的描绘状态，并产生相应于所述描绘状态的描绘控制信息。
33.如权利要求30的数据单元多路复用器，其特征在于，除非转换后的相应于每条输入线路的描绘状态与预定的数据单元结构同步，所述数据单元描绘控制装置才传输指示空闭数据单元信号以代替所述输入数据块的数据块至输出线路。
34.如权利要求30的数据单元多路复用器，其特征在于，依据从所述缓冲存储器读出的每个数据块，所述数据单元描绘控制装置执行CCITT I、432定义的描绘状态控制。
35.如权利要求30的数据单元多路复用器，其特征在于所述数据单元描绘控制装置输出指示在每个数据块中检测的数据单元顶部的信息和移换后的描绘状态作为所述描绘控制信息；以及基于数据单元的顶部和描绘状态，所述读控制装置确定相应于每条输入线路的下一个要读出数据块的读起始地址。
36.如权利要求30的数据单元多路复用器，其特征在于，所述数据单元描绘控制装置包括一个传送装置，用于把输入数据块传送到输出线路；一个检测装置，基于数据块包含的数据单元首部的位置，分别检测数据单元描绘状态；一个存储器，用于存储相应于输入线路的描绘状态；一个访问装置，用于访问所述存储器；以及一个状态控制装置，用于确定要存储在所述存储器中、相应于所述检测装置检测的数据单元描绘状态和相应于输入线路内所述访问装置从所述存储器读出的数据块描绘状态之间关系的描绘状态，并按照所述确定的描绘，用于控制所述传输装置。
37.如权利要求36的数据单元多路复用器，其特征在于，所述传送装置包括一个生成装置，用于产生指示一个空闭数据单元的数据块；一个选择装置，用于选择地输出输入数据块和所述生成装置产生的空闭数据单元，所述选择装置是由所述状态控制装置控制的。
全文摘要
一种数据单元多路复用器，包括一个用于时分复用异步传送模式数据单元信号的多路复用单元，一个存储数据单元信号的写控制器，一个读数据单元信号的读控制器和一个用以检测描绘状态、通知读控制器以及传输数据块的数据单元描绘控制器。其中读控制器基于数据单元描绘控制器通知的描绘控制信息，确定读下一数据块的相应于输入线路的读起始地址。
文档编号H04L7/04GK1118538SQ9510431
公开日1996年3月13日 申请日期1995年3月30日 优先权日1994年3月31日
发明者村上胜, 小栗洋三, 芦贤浩, 田中克佳, 小崎尚彦, 高濑晶彦, 宫城盛仁 申请人:株式会社日立制作所, 日立Ulsi工程股份有限公司