专利名称：发送速率估算设备和发送速率估算方法
技术领域：
本发明涉及一种发速率估算设备和一种发送速率估算方法，和更具体地适合应用到数字便携电话系统的通信终端。
近年来，一种用于构成数字便携电话系统的基站和各个通信终端的无线连接方案，即一种称为码分多址(CDMA)的方案已被公知。
CDMA方案已经由电信工业协会(TIA)标准化为IS-95标准。这个标准规定一种类型的发送速率(例如，约19200pbs)被使用于基站和通信终端之间的无线电间隔(下文称为“无线发送速率”)，并在多种发送速率(下文称为“发送处理速率”)(例如，4种类型约9600 pbs、约4800 pbs、约2400 pbs和约1200pbs)之中，这些速率是无线发送速率的1/n(n是一个任意整数)，按照特定信道质量、数据质量等选择一个适合的发送处理速率用在该通信终端的数据发送处理之中。
在应用CDMA方案的便携电话系统的通信终端的数据传输期间，使用不同的发送处理速率导致不同的数据量，使得对于不同的发送处理速率执行不同的发送处理，以变换在相应的发送处理速率上的数据为具有明显相同数据量的数据，从而使被变换的数据可以在单一的无线传输速率上进行传输。
为此，当该通信终端通过一个基站接收从另外的通信终端发送的数据时，该通信终端需要在一个与已经被用于执行发送处理的发送处理速率相同的发送速率(下文称为“接收处理速率”)上对所接收的数据执行处理(下文称为“接收处理”)。
但是，上述通信终端发送的数据没有代表诸如在发送处理中发送处理速率的信息的发送处理的内容的附加信息。因此，期望在接收侧的通信终端对所接收的数据以这样的方式执行接收处理，即按等于所有发送处理速率的所有可能的接收处理速率的每一种速率来进行处理，上述所有发送处理速率已经被设置用于发送处理，从以各个接收处理速率的接收处理得到的数据估算发送处理速率，和选择通过以各个接收处理数据速率进行的接收处理产生的数据，该接收处理数据速率等于所估算的发送处理速率。
实际上，期望按照CDMA方式的通信终端增加例如一个循环冗余校验(CRC)码到待发送的数据上作为差错检测码，在发送处理中发送产生的数据，而且基于对接收数据的差错检测结果估算发送处理速率。
但是，一般CRC码仅加到以较高的发送处理速率(例如，约9600b/s或约4800b/s)的待发送的数据上。因此，当通信终端接收以低于上述发送处理速率(例如，约2400b/s或约1200b/s)的发送处理速率所发送的数据时，该通信终端迂到一个问题，即估算按照约2400b/s或约1200b/s这样的发送处理速率是非常困难的。
另外，因为在发送处理的发送之前，通信终端卷积编码待发送的数据，并对接收处理1的接收数据进行维特比解码，所以期望基于最可能的路径度量值(代表由按数字值解码产生的数据序列的似然性的值)估算由维特比解码产生的数据顺序的发送处理速率。
还期望，在上述通信终端中在接收处理期间，将经受维特比解码前的数据与通过对根据相应的极性信息比特(“0”或“1”)的维持比解码产生的数据进行卷积编码的产生的数据进行比较，以便估算不匹配的极性信息比特的数目，这就是在维特比解码数据中出现差错的数目，并基于使估算的差错的数目(下文称为“估算的差错数目”)估算发送处理速率。
但是，在这种情况下，如果在维特比解码期间出现比较大的差错数目，对于由维特比解码产生的数据序列的最可能的路径度量值可能具有大约相同的值，而与接收处理速率无关，并且所估算的差错数目可能也呈现相同的值，这样就意味着一个问题，即仅依靠最可能的路径度量值和估算的差错数目的估算可能导致估算出一个错误的发送处理速率。
鉴于上述原因，本发明的目的是提供一种发送速率估算设备和发送速率估算方法，此设备和方法能够改善发送速率的精度。
本发明的上述目的和其它目的已经通过一种发送速率估算设备予以实现了，该设备包括接收装置，用于按照预定格式从接收的数据中产生第一数据并按次序逐个速率地利用各发送速率重复发送该第一数据；第一不匹配比特数目检测装置，用于将对应于所述第一数据的极性信息比特与每个其它发送速率的顺序地进行比较，其中极性信息比特具有比重复次数大于1的数目，检测不匹配极性信息比特的第一数目，并用于从具有比重复次数大于1的数目的极性信息比特中选择最可能的极性信息比特，产生包括所选择的极性信息比特的第二数据；最大似然率检测装置，用于维特比解码每个发送速率的第二数据以产生解码数据，和用于通过维特比解码检测最可能的路径度量值；第二不匹配比特数目检测装置，用于将每个发送速率产生的第二数据的极性信息比特与对应的利用卷积编码对应的解码数据产生的编码数据的相应极性信息比特进行比较，以检测不匹配极性信息比特的第二数目；和发送速率估算装置，用于按照基于对应的各个发送速率的预定比率校正对每个发送速率检测的不匹配极性信息比特的第一数目、路径度量值和不匹配极性信息比特的第二数目中的信息量，和用于基于被校正的不匹配的极性信息比特的第一数目、路径度量值、和不匹配的极性信息比特的第二数目的校正版本，估算对接收数据所执行的发送处理中的发送速率。
结果，发送速率可以被估算，同时确定是否维特比解码已经被正确地执行，降低了对用于发送处理中的发送速率估算结果的差错。
当结合附图阅读本说明书时从下面的详细描述中本发明的特性、原理和实用性将变得更加明显，在附图中相同的部件由相同的标号或者字符表示。
在各个附图中
图1是表示按照本发明的一个实施例的通信终端的电路组态的方框图图2是表示一个信道编解码器的电路组态的方框图；图3是用于说明在信道编解码器发送处理的方框图；图4是用于说明在信道编解码器发送处理的一个表；图5是用于说明在信道编解码器接收处理的方框图；图6是表示数据相加处理电路的电路组态的方框图；图7是用于说明输入到数据相加处理单元的第一软确定数据的一个表；图8是用于说明已经经受极性确定的第一软确定数据的一个表；图9是表示维特比解码器的电路组态的方框图；图10是用于说明在维特比解码器中的第二软确定数据的一个表；图11是说明数据差错数目估算电路的电路组态的方框图；图12是说明卷积编码器的电路组态的方框图；图13是说明由状态数和码间距离构成的数据表的一个表；图14是用于说明在发送处理速率的估算中所用的各种参数变量的一个表；图15-19是说明一个发送处理速率估算处理程序的流程图。
下面将参照各附图描述本发明的各优选实施例。
在图1中，应用本发明的通信终端一般由标号1表示。在电话通信期间由麦克风2收集的用户话音被变换为发送到收发信机3的音频信号S1。音频信号S1被收发信机3根据不同接口进行变换，和发送到音频编译码器4。
音频编译码器4检测一个具体信道的质量、音频信号S1的质量等等，和而后基于得到的检测结果从4个预先设置的发送处理速率中，例如，约9600b/s、约4800b/s、约2400b/s和约1200b/s选择出一个，使得对于音频信号S1的发送处理速率被转换到所选择的一个速率上。
然后，每当音频编译码器4选择一个发送处理速率用于转换，该音频编译码器4就在所选择的发送处理速率上数字化音频信号S1，和发送得到的音频数据D1到信道编译码器5的信道编码器6。
另外，每当音频编译码器4选择一个发送处理速率用于转换，该音频编译码器4就产生指示所选择发送处理速率的速率信息D2，该信息被发送到控制器7。
控制器7按照在速率信息D2的基础上得到的发送处理速率产生控制数据D3，和发送这个控制数据D3到信道编码器6，从而控制信道编码器6按照顺序选择的各发送处理速率执行发送处理。
信道编码器6在控制器7的控制下增加从控制器7馈送的通信控制数据D4到音频数据D1上，以便卷积编码音频数据D1，和变换产生的数据为按一种预定格式的被变换数据D5，然后该数据被发送到发射机8。
提供来自合成器9的用于控制发射频率的频率控制信号S2的发射机8基于频率控制信号S2按一种预定格式调制被变换数据D5，和通过发送/接收共享单元10和天线11以脉冲串方式(例如，按约20ms一个周期)，例如以约19200b/s的无线发送速率发送产生的传输数据D6到基站(未示出)。
在这个事件中，基站(未示出)还以脉冲串方式按约19200b/s的无线发送速率发射由另外一个通信终端(未示出)通过按约9600b/s、约4800b/s、约2400b/s或约1200b/s的发送处理速率的发送处理产生的类似发送数据D6的数据。通信终端1利用接收机12顺序通过天线11和发送/接收共享单元10接收从基站发射的这个数据D7(下文称为“接收数据”)。
从合成器9提供用于控制接收频率的频率控制信号S3的接收机12基于按预定格式的频率控制信号S3解调接收数据D7，和发送产生的解调数据D8到信道解码器13。
信道解码器13通常在从控制器7提供的控制数据D9的基础上受到控制，按照每个接收处理速率执行适当的接收处理，同时利用所有包括按类似发送处理速率的约9600b/s、约4800b/s、约2400b/s或约1200b/s的4个接收处理速率发送解调的数据D8。
在这个事件中，信道解码器13变换解调的数据D8为按照4个接收处理速率的适当的格式，和对产生的数据通过维特比解码执行纠错和解码操作，连续产生4个类型的解码数据。
另外，信道解码器13从由执行对解调的数据D8按照4个接收处理速率执行接收处理产生的各种信息估算发送处理速率，被解调的数据D8在发送处理期间可能在该速率上已经被进行处理，和执行解码的数据，该数据已经经受按与估算的发送处理速率相同的来自4种解码数据类型的接收处理速率的接收处理。
然后，信道解码器13发送对应于通信另一方的话音的形成被选择的解码的数据的一部分的音频数据D10到音频编译码器4，和发送也形成被选择的解码的数据的一部分的通信控制数据D11到控制器7。
音频编译码器4基于从控制器7提供的控制信号S4变换音频数据D10为一种模拟形式，通过收发信机3利用不同接口变换一个产生的音频信号S5，和发送被变换的音频信号S5到扬声器14，扬声器基于音频信号S5输出话音。
以这种方式，通信终端1可以从扬声器14产生通信用户的话音，从而使得可能允许用户实现与通信的另一方的音频通信。
具体地，在数据发送中，控制器7产生将被增加到音频数据D1上的通信控制数据D4。和在数据接收中，控制器7解码从通信控制数据D11，执行呼叫的设置、删除和维护，执行对键盘/显示器15的I/O控制，个还控制合成器9用于控制发射频率和接收频率。
正如图2和3所表示的那样，其中对应图1的那些部件由相同的标号表示，在数据发送中，当从音频编译码器4提供按约9600b/s的发送处理速率的音频数据D1时，信道编码器6基于从控制器7提供的控制数据D3进入到一个第一发送处理模式，按照约9600b/s的发送处理速率执行发送处理。另一方面，当从音频编译码器4提供按约4800b/s的发送处理速率的音频数据D1时，信道编码器6基于从控制器7提供的控制数据D3进入第二发送处理模式，按照约4800b/s的发送处理速率执行发送处理。
另外，当从音频编译码器4提供按约2400b/s的发送处理速率的音频数据D1时，信道编码器6基于从控制器7提供的控制数据D3进入第三发送处理模式，按照约2400b/s的发送处理速率执行发送处理。再有，当从音频编译码器4提供按约1200b/s的发送处理速率的音频数据D1时，信道编码器6基于从控制器7提供的控制数据D3进入第四发送处理模式，按照约1200b/s的发送处理速率执行发送处理。
在信道编码器6中，从音频编译码器4输出的音频数据D1被馈送到CRC发生器20。
在第一发送处理模式中，CRC发生器20增加从控制器7提供的通信控制数据D4到从音频编译码器4提供的按约9600b/s的发送处理速率的音频数据D1上，产生具有总数172比特的原有数据，和通过从所产生的原有数据中利用下列方程(1)表示的多项式发生器G1(X)产生12比特CRC码，G1(X)＝X12+X11+X10+X9+X8+X4+X+1…(1)然后，CRC发生器20增加CRC码到原有数据上产生184比特的数据。
接下来，CRC发生器20增加包含全0的8比特尾比特到184比特的数据，产生192比特增加码的数据D15，然后该数据被发送到卷积编码器21。
在第二发送模式中，CRC发生器20增加从控制器7提供的通信控制数据D4到从音频编译码器4提供的按约4800b/s的发送处理速率的音频数据D1上，产生具有总数80比特的原有数据，和利用下列方程(2)表示的多项式发生器G2(X)从所产生的原有数据中产生8比特CRC码G2(X)＝X8+X7+X4+X3+X+1…(2)接下来，CRC发生器20增加CRC码到原有数据上产生88比特的数据。
然后，CRC发生器20增加包含全0的8比特尾比特到88比特的数据上，产生96比特增加码的数据D16，然后该数据被发送到维特比解码器21。
在第三发送模式中，CRC发生器20增加从控制器7提供的通信控制数据D4到按约2400b/s的发送处理速率的音频数据D1上，产生具有总数40比特的原有数据，和还增加包含全0的8比特尾比特到40比特的数据上，产生48比特增加码的数据D17，然后该数据被发送到维特比解码器21。
在第四发送模式中，CRC发生器20增加从控制器7提供的通信控制数据D4到从音频编译码器4提供的按约1200b/s的发送处理速率的音频数据D1上，产生具有总数16比特的原有数据，和还增加具有数据量等于包含全0的8比特的尾比特到原有数据上，因此产生24比特增加码的数据D18，然后该数据被发送到维特比解码器21。
卷积编码器21基于预置的有约束长度k(在这个实施例中设置为9)和编码比R(在这个实施例中设置为1/2)卷积编码来自初始值等于“0”的增加码的数据D15到D18，每当增加码的数据D15到D18被提供到该编码器，就发送产生的已编码数据D19到D22到数据重发器22。
实际上，卷积编码器21在第一发送处理模式中产生含有来自192比特增加码的数据D15按约9600b/s的发送处理速率的384码元的已编码数据D19；和在第二发送处理模式中产生含有来自96比特增加码的数据D16按约4800b/s的发送处理速率的192码元的已编码数据D20。
另外，卷积编码器21在第三发送处理模式中产生含有来自48比特增加码的数据D17按约2400b/s的发送处理速率的96码元的已编码数据D21；和在第四发送处理模式中产生含有来自24比特增加码的数据D18按约1200b/s的发送处理速率的48码元的已编码数据D22。
数据重发器22具有对第一到第四送处理模式的每一个的预先设置的重复数。具体地，在第一发送处理模式中，数据重发器22发送按约9600b/s的发送处理速率的384码元的已编码数据D19，当该数据到达交错器23时作为没有重复的被重发的数据D23。在第二发送处理模式中，数据重发器22连续地按约4800b/s的发送处理速率对来自192码元的已编码数据D20的每一个码元重发一次数据(换言之，相同数据连续安排两次发送)，产生384个码元的重发数据D24，该数据被发送到交错器23。
同样，在第三发送处理模式中，数据重发器22连续按约2400b/s的发送处理速率对来自96码元的已编码数据D21的每一个码元重发三次数据(换言之，相同数据连续安排4次发送)，产生384个码元的重发数据D25，该数据被发送到交错器23。在第四发送处理模式中，数据重发器22连续按约1200b/s的发送处理速率对来自48码元的已编码数据D22的每一个码元重发7次数据(换言之，相同数据连续安排8次发送)，产生384个码元的重发数据D26，该数据被发送到交错器23。
以这种方式，通过按照上述的重发，数据重发器22按约4800b/s发送处理速率，约2400b/s发送处理速率和约1200b/s发送处理速率分别对数据D20到D22执行按约9600b/s发送处理速率编码的具有与384码元的重发数据D23相同码元长度的重发数据D24到D26。
交错器23按照以前设置的第一到第四发送处理模式不相关的数据格式交错重发数据D23到D26，产生384码元的被变换的数据D5，该数据被发送到发射机8。
具体地，如图4所示，发射机8调制被变换的数据D5的每384个码元为顺序产生的具有一个周期的数据量的发送数据D6(约20ms)，和以脉冲串的方式按约19200b/s的无线发射速率发射该发送数据D6。
另外，在这个事件中，发射机8适合转换对于每个发送处理速率的发送数据的发送功率。具体地，参照按约9600b/s的发送处理速率发送的发送数据D6所使用的发送功率，按约4800b/s的发送处理速率的发送数据D6被按用作参考的发送功率(下文称为“参考发送功率”)的一半进行发送；按约2400b/s的发送处理速率的发送数据D6被按用作参考的发送功率的四分之一进行发送；按约1200b/s的发送处理速率的发送数据D6被按用作参考的发送功率的八分之一进行发送。
在图2和5中，其中与图1中的部件相对应的部件是以相同的标号表示的，在数据接收中，信道解码器13顺序地解码来自接收机12的接收数据D7，以便产生极性信息比特(“0”或“1”)和对于一个码元的每个数据的数字值的极性信息比特的可靠性的可靠性信息，并将例如包含16值的软确定数据的产生的解调数据D8提供到去交错器25。
去交错器25在其中设置有存储单元(未示出)，使得被解调的数据D8按384码元长度(发送期间一个周期的数据量)顺序地存储在存储器单元中。去交错器25在去交错的同时，读出被解调的数据D8，该数据D8是被所有4个包括约9600b/s、约4800b/s、约2400b/s和约1200b/s的接收处理速率利用的具有384码元长度的数据(换言之，在依次转换的不同接收处理速率下，具有长度384码元长度的解调数据D8被读出4次)，和发送产生的384码元的16值软确定数据(下文被称为“第一软确定数据”)D28到数据相加处理单元26。
在对于一个码元的数据按每个接收处理速率被重发预定次数之前，数据相加处理单元26适合从第一软确定数据D28(具有384码元)产生具有预定码元数量的16值软确定数据(下文被称为“第二软确定数据”)D29到D32。当提供按约9600b/s的接收处理速率的第一软确定数据D28时，数据相加处理单元26发送第一软确定数据D28，作为到维特比解码器27的第二软确定数据D29。
另外，当提供按约4800b/s的接收处理速率的第一软确定数据D28时，数据相加处理单元26从第一软确定数据D28产生具有192码元的第二软确定数据D30和发送第二软确定数据D30到维特比解码器27，和还顺序地从所提供的第一软确定数据D28的首端比较每两个码元的极性信息比特，和发送得到的比较结果到数据速率估算器28作为极性比较数据D33A。
另外，当提供按约2400b/s的接收处理速率的第一软确定数据D28时，数据相加处理单元26从第一软确定数据D28产生具有96码元的第二软确定数据D31和发送第二软确定数据D31到维特比解码器27，和还顺序地从所提供的第一软确定数据D28的首端比较每4个码元的极性信息比特，和发送得到的比较结果到数据速率估算器28作为极性比较数据D33B。
另外，当提供按约1200b/s的接收处理速率的第一软确定数据D28时，数据相加处理单元26从第一软确定数据D28产生具有48码元的第二软确定数据D32和发送第二软确定数据D32到维特比解码器27，和还顺序地从所提供的第一软确定数据D28的首端比较每8个码元的极性信息比特，和发送得到的比较结果到数据速率估算器28作为极性比较数据D33C。
维特比解码器27利用具有限制长度k设置为9和编码率R设置为1/2的维特比算法对第二软确定数据D29到D32执行最相似解码，和发送第一到第四的四种类型的解码数据D35到D38(具有包含尾比特的)到差错检测器29。
具体地，维特比解码器27按约9600b/s接收处理速率具有384码元的第二软确定的数据D29中产生184比特的第一解码的数据D35；产生来自按约4800b/s接收处理速率具有192码元的第二软确定的数据D30的88比特的第二解码的数据D36；产生来自按约2400b/s接收处理速率具有96码元的第二软确定的数据D31的40比特的第三解码的数据D37；产生来自按约1200b/s接收处理速率具有48码元的第二软确定的数据D32的16比特的第四解码的数据D38。
在这个事件中，维特比解码器27还馈送给数据速率估算器28以最相似路径度量值和估算的差错数量分别作为最相似路径度量值数据D39A到D39D和作为所估算的差错数量数据D40A到D40D，通过按4个不同接收处理速率对第二软确定数据D29到D32的解码处理产生此最大相似路径度量值与估算的差错数。
差错检测器29利用上述公式(1)所示的多项式发生器G1(x)在按约9600b/s的接收处理速率在第一被解码的数据D35中检测可能的差错，和发送一个检测结果到数据速率估算器28，作为差错检测数据D42A。差错检测器29还从第一解码D35中去掉被估算已经加上的CRC码数据部分中产生172比特第一原有数据D44，该数据被发送到数据选择器30。
差错检测器29还利用上述公式(2)所示的多项式发生器G2(x)在按约4800b/s的接收处理速率在第二被解码的数据D36中检测可能的差错，和发送一个检测结果到数据速率估算器28，作为差错检测数据D42B。差错检测器29还从第二解码D36中去掉被估算过的已经加上的CRC码的数据部分，产生80比特第一原有数据D45，该数据被发送到数据选择器30。
差错检测器29还发送按约2400b/s的接收处理速率的第三解码数据D37和按约1200b/s的接收处理速率的第四解码数据D38，它们被发送到数据选择器30，作为第三和第四原有数据D46和D47。
这里，数据速率估算器28基于极性比较数据D33A到D33C、最相似路径度量值数据D39A到D39D、估算的差错数量D40A到D40D和差错检测数据D42A和D42B，估算对于发送处理时间的解调数据D8的348码元的发送处理速率，产生4种不同的对384码元解调的数据D8的接收处理。
数据速率估算器28也基于极性比较数据D33A到D33C、最相似路径度量值数据D39A到D39D、估算的差错数量D40A到D40D和差错检测数据D42A和D42B，估算是否在从按接收处理速率等于所估算的发送处理速率进行的接收处理中产生的第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47发生任何差错。
然后，当基于确定在第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47没有发生差错的估算结果时，数据速率估算器28向控制器7发送指示成功接收处理的处理成功数据D50。相反，当基于确定在第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47发生差错的估算结果时，数据速率估算器28向控制器7发送指示出故障的接收处理的处理故障数据D51。
因此，基于所估算的速率数据D48，数据选择器30选择通过按等于估算的对应于一组(4种类型)第一到第四原有数据D44到D47的发送处理速率的接收处理速率进行接收处理产生的第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47。然后，数据选择器30向音频编译码器4发送构成所选择的第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47音频数据D10，和发送通信控制数据D11到控制器7。
另外，当接收到处理成功数据D50时，控制器7发送控制数据S4到音频编译码器4，按等估算的发送处理速率处理第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47。相反，当接收到处理失败数据D51时，控制器7发送控制信号S4B到音频编译码器4，例如，仅对第一原有数据D44、第二原有数据D45、第三原有数据D46或第四原有数据D47停止进行处理(即防止音频编译码器4将数据提供给收发信机3)。
在这个事件中，当估算的发送处理速率为约1200b/s时，对应的第四原有数据D47经常被抑制。因此，控制器7迫使音频编译码器4再次进行处理和发送过去的第四原有数据D47代替目前的第四原有数据D47或对处理第四原有数据D47的时间周期进行静音，因此防止在电话通信期间所发生的噪声。
另外一种方案，当接收到处理失败数据D51时，控制器7可以发送应该重新发送请求信号S10到去交错器25，按照要求迫使去交错器25重新发送包含在故障接收处理的第一软确定数据D28。
实际上，如图6、7和8所示，在数据增加处理单元26中，从去交错器25输出的第一软确定数据D28被提供到极性确定单元33。
在这个事件中，如图7所示，第一软确定数据D28含有各个码元(384)，各码元的每一个含有4比特的数据(从比特0到比特3)，其中该4比特的数据的最高有效位指示极性信息“0”或“1”和指示这个极性信息的可靠性的较低的3个比特(比特2到比特0)。更具体地，如果例如无线段等的信道质量相对高，则相关的4比特数据指示高可靠性(高)状态，因为在数据中可能出现差错的概率相对低。相反，如果信道质量相对低，则4比特数据指示低可靠性(低)状态，因为在数据中可能出现差错的概率相对高。
更具体地，在第一软确定数据D28中，当极性信息比特是“0”时，则较低的3个比特“111”指示最高的可靠性“高”，和较低的3个比特“000”指示最低的可靠性(低)。相反，当极性信息比特是“1”时，较低的3个比特“000”指示最高的可靠性(高)，和较低的3个比特“111”指示最低的可靠性“低”。
然后，当按约9600b/s的接收处理速率提供第一软确定数据D28时，极性确定单元33(图6)顺序地对每个码元的每个数据发送这个第一软确定数据D28到数据比较器34和作为信息数据到加法器/减法器35。
在这种情况下，数据比较器34锁存信息数据D33的最高有效比特的极性信息，和发送极性信息比特到维特比解码器27作为极性信息D53A。加法器/减法器35又锁存信息数据D53A的较低的3个比特的可靠性比特和发送可靠性信息到维特比解码器作为可靠性信息数据D53B。以这种方式，数据增加处理单元26按约9600b/s的接收处理速率发送第一软确定数据D28到维特比解码器27，作为第二软确定数据D29。
当极性确定单元33利用约按4800b/s、约按2400b/s和约按1200b/s的接收处理速率提供第一软确定数据D28时，极性确定单元33确定在第一软确定数据D28中的每个码元的数据的极性信息数据是否是“0”，还是“1”，和基于该确定的结果，当极性信息是“1”(即，从“0”到“1”或从“1”到“0”)时，反相在对应码元的数据中较低的3个比特(可靠性信息)。相反，基于该确定的结果，当极性信息是“0”，极性确定单元33则不反相对应码元的数据中较低的3个比特。然后，极性确定单元33顺序地输出按照对于一个码元的每个数据所产生的第一软确定数据，作为信息数据。
实际上，当按约4800b/s的接收处理速率提供第一软确定数据D28时，极性确定单元33为第一软确定数据D28确定极性信息比特是“0”还是“1”，和如果需要，则反相可靠性信息(下文称为“反相处理”)。然后，极性确定单元33按从产生的第一软确定数据的首端的每个奇数位置确定在一个码元中的数据，构成在发送处理期间进行重复的基本数据，和顺序地发送对于按奇数位置的一个码元的数据到数据保持电路36，作为基本信息数据D54A。另外，极性确定单元33确定按从首端偶数位置的一个码元的数据，作为在发送处理期间进行重复的数据，和顺序地发送按偶数位置的一个码元的数据到数据比较器34和到加法器/减法器35，作为被重复的信息数据D54B。
当按约2400b/s的接收处理速率提供第一软确定数据D28时，，极性确定单元33对这个第一软确定数据D28执行反相处理，产生第一软确定数据。然后，极性确定单元33顺序地发送由以下公式(3)表示的从第一软确定数据的首端的第na位置上的一个码元的数据到数据保持电路36，作为基本信息数据D54A
na＝4ma+1(ma＝0、1、2、3、…、95)… (3)另外，极性确定单元33顺序地将接着每个基本信息数据D54A的3个码元的数据发送到比较器34和加法器/减法器35，作为被重发的信息数据D54B。
另外，当按约1200b/s的接收处理速率提供第一软确定数据D28时，极性确定单元33对第一软确定数据D28执行反相处理，产生第一软确定数据。然后，极性确定单元33顺序地发送由以下公式(4)表示的从第一软确定数据的首端的第nb位置上的一个码元的数据到数据保持电路36，作为基本信息数据D54Anb＝8mb+1(mb＝0、1、2、3、…、47) … (4)另外，极性确定单元33顺序地将接着每个基本信息数据D54A的7个码元的数据发送到比较器34和加法器/减法器35，作为被重发的信息数据D54B。
当紧跟随该保持的基本信息数据D54A的第一被重发的信息数据D54B被提供到数据比较器34和加法器/减法器35时，数据保持电路36一旦保持基本信息数据D54A，和发送基本信息数据D54A到数据比较器34和到加法器/减法器35。
数据比较器34比较基本信息数据D54A与被重发的信息数据D54B的最高有效比特，和还比较它们的较低3个比特。当被比较的最高有效比特相一致时，数据比较器34输出基本信息数据D54A的最高有效比特作为新的指示新的极性信息(即，从两个数据的极性信息比特获得的应该数据的极性信息比特)的新的极性信息数据D55A，和还发送附加控制数据D56到加法器/减法器35，迫使该 基本信息数据D54A的较低3个比特相加到被重发的信息数据D54B的较低3个比特上。
相反，当被比较的最高有效比特的值不一致时，数据比较器34比较相应的基本信息数据D54A的和被重发的信息数据D54B的较低3个比特，和输出所存储的基本信息数据D54A或被重发的信息数据D54B的最高有效比特的值，该值具有指示较高可靠性的较低的3个比特，作为新的极性信息数据D55A。另外，相对于基本信息数据D54A和被重发的信息数据D54B的较低的3个比特，数据比较器34发送减去控制数据D57到加法器/减法器35，迫使它从指示较高可靠性的较低3个比特的值中减去指示较低可靠性的较低3个比特的值。
再有，一旦对第一软确定数据D28的整个384个码元的比较处理被完成，数据比较器34就产生指示不匹配的最高有效比特(即，极性信息比特)的极性比较数据D33A到D33C，这些数据在比较处理期间已经被进行比较(下文称为“不匹配极性数量”)，和发送极性比较数据D33A到D33C到数据速率估算器28。
加法器/减法器35基于从数据比较器34提供的相加控制数据D56或相减控制数据D57，对基本信息数据D54A和重发的信息数据D54B的较低的3个比特值执行加法操作或者减法操作，从两个数据的可靠性信息产生新的的单一可靠性信息，然后该信息作为新的可靠性信息数据D55B被输出。
如果加法器/减法器35在对具有384码元的第一软确定数据D28的数据处理期间由相加可靠性信息的相加结果中经历溢出，则加法器/减法器35限制被溢出的相加结果到一个预先设置的最大值，使相加的结果被固定。
以这种方式，当按约4800b/s的接收处理速率提供第一软确定数据D28时，数据相加处理单元26重发利用数据比较器34和加法器/减法器35进行处理的以前的数据，从对于两个码元的数据中连续地选择最可能的单一极性信息比特和进而产生对于所选择的极性信息比特的最可能的单一可靠性信息。和发送这个信息到维特比解码器27，作为新的极性信息数据D55A和新的可靠性信息数据D55B。
从而，从按约4800b/s的接收处理速率的具有384码元的第一软确定数据D28，数据相加处理单元26产生具有192码元的第二软确定数据D30，该码元的每个构成与之对应的新的极性信息数据D55A和新的可靠性信息数据D55B。
当按约2400b/s和约1200b/s的接收处理速率提供第一软确定数据D28时，数据相加处理单元26发送到数据保持电路36由对分别来自数据比较器34和加法器/减法器35的基本极性信息数据D55A和跟随其后的第一重发信息数据D54B进行处理产生的新的极性信息数据D55A和新的可靠性信息数据D55B，使得数据保持电路36一次保持这些数据。
当从极性确定单元33提供跟随着基本信息数据D54A的第二重发信息数据D54B到数据比较器34和加法器/减法器35时，数据保持电路36发送保持在其中的新的极性信息数据D55A和新的可靠性信息数据D55B到数据比较器34和加法器/减法器35。
以这种方式，数据比较器34以类似于上述基本信息数据D54A和第一重发信息数据D54B的数据处理的方式，再次产生单一的新的极性信息数据D55A和新的可靠性信息数据D55B，和发送所产生的新的极性信息数据D55A到数据保持电路36。
同样，加法器/减法器35再次以类似于上述基本信息数据D54A和第一重发信息数据D54B的数据处理方式，从新的可靠性信息数据D55B和第二重发信息数据D54B单一新的可靠性信息数据D55B，和发送新的可靠性信息数据D55B到数据保持电路36。
数据保持电路36保持新近分别从数据比较器34和加法器/减法器35提供的新的极性信息数据D55A和新的可靠性信息数据D55B，直至数据比较器34和加法器/减法器35被提供跟随着基本信息数据D54A的第三重发信息数据D54B。
如上所述，在数据相加处理单元26中，直至数据比较器34和加法器/减法器35被提供位于所有跟随着基本信息数据D54A的重发信息数据D54B的未端的重发信息数据D54B后，数据比较器34再次从重发信息数据D54B产生新的极性信息数据D55A，在前面的数据处理中产生新的极性信息数据D55A和新的可靠性信息数据D55B，同时加法器/减法器35从以前的数据处理中产生的重发的信息数据D54B和新的可靠性信息数据D55B再次产生新的可靠性信息数据D55B。
然后，在数据相加处理单元26中，当数据比较器34和加法器/减法器35被提供以重发的位于跟随在基本信息数据D54A后的所有重发数据D54B末端的信息数据D54B时，和长这些数据中再次产生新的极性信息数据D54A和新的可靠性信息数据D54B，数据比较器34和加法器/减法器35被迫发送这些数据到维特比解码器27。
以这种方式，当提供以按约2400b/s接收处理速率的第一软确定数据D28时，数据相加处理单元26从4个码元的数据中连续选择最可能的极性信息比特和产生对应于极性信息的最可能单一可靠性信息比特组，和发送它们到维特比解码器27分别作为新的极性信息数据D55A和新的可靠性信息数据D55B。
从而，数据相加处理单元26从具有按约2400b/s接收处理速率的384码元的第一确定数据D28产生具有96码元的第二软确定数据D31，这些码元的每一个形成与之对应的新的极性信息数据D55A和新的可靠性数据D55B。
另外，当提供以按约1200b/s接收处理速率的第一软确定数据D28时，数据相加处理单元26从8个码元的数据中连续选择最可能的极性信息比特，产生对应于极性信息的最可能单一可靠性信息比特组，和发送它们到维特比解码器27分别作为新的极性信息数据D55A和新的可靠性信息数据D55B。
从而，数据相加处理单元26从具有按约1200b/s接收处理速率的384码元的第一确定数据D28产生具有48码元的第二软确定数据D32，这些码元的每一个形成与之对应的新的极性信息数据D55A和新的可靠性数据D55B。
这里，如图9和10所示，在维特比解码器27中，从数据相加处理单元26输出的第二软确定数据D29到D32被提供到分支度量处理电路38和到数据差错数量估算电路39。
分支度量处理电路38连续地从第二软确定数据D29到D32中的一个码元的数据中计算指示极性信息比特相似于“0”和指示极性信息比特相似于“1”的度量值的度量值(似然率)。作为参考，例如利用从“0”到“F”的16进制数代表指示极性信息的似然率为“0”和“1”的度量值(BM0和BM1)，“0”代表最高似然率(见图10)。
分支度量处理电路38还计算各度量值(即，转移度量值)BM(0，0)、BM(0，1)、BM(1，0)、BM(1，1)、这些度量值是4种码型的类型，每种包括每两个来自第二软确定数据D29到D32的首端的连续码元的数据，这些数据按照下面公式(5)所表示的度量处理公式，表现为(0，0)、(0，1)、(1，0)、(1，1)BM(0，0)＝BM0(A)+BM0(B)BM(0，1)＝BM0(A)+BM1(B)BM(1，0)＝BM1(A)+BM0(B)…(5)BM(1，1)＝BM1(A)+BM1(B)然后，分支度量处理电路38连续地发送4种类型对于两个码元的每个数据产生的转移度量值到相加比较选择(ACS)处理电路40，作为度量值数据D59。
应当注意到，当从两个码元数据的第一码元数据得到的度量值“0”的表示时，转移度量值具有BM0(A)；当度量值“1”的表示时，具有BM1(A)；当从接着一个码元的数据得到的度量值“0”的表示时，转移度量值具有BM0(B)；当度量值“1”的表示时，具有BM1(B)。
ACS处理电路40依靠格子图从两个路径中选出一个最可能的路径，每个路径从它的以前时间的一个状态转移到在每个时间的多个状态。更具体地，在具有限制长度k设置为9的格子图中，存在由如下公式(6)所表示的256个独立的状态状态数目＝2(k-1)＝2(9-1)
＝256…(6)因此，每当从分支度量处理电路38提供以代表BM(0，0)、BM(0，1)、BM(1，0)、BM(1，1)4种类型的度量值数据D59时，ACS处理电路40基于读信号S11从路径度量值存储单元41中读出在以前时间的一个路径的度量值(下文称为“路径度量值”)作为度量数据D60。
然后，ACS处理电路40基于从分支度量处理电路38提供的度量值数据D59和在以前时间从路径度量存储单元41中读出的度量数据D60，选择两个从在以前时间的一种状态转移到当前的256个可能的状态的路径中的最相似的路径(残存路径的选择)。ACS处理电路40还计算为所选择的路径的路径度量值，和发送产生的路径度量值到路径度量存储单元41，作为用于存储的度量数据D60。
ACS处理电路40还发送度量数据D60到最大似然率检测器42，和发送指示所选(即，在变换前所选路径的状态)路径的路径选择信息数据D61到路径选择信息存储单元43用于存储。
实际上，为了按这种方式得到路径度量值，例如，一个双16进制数(从“00”到“FF”)被用于代表在当前时间具有新状态(新)的256个可能的状态，这些状态是分别从“00(新)”到“FF(新)”和在从“00(旧)”到“FF(旧)”的以前时间(旧)的处理中得到的。另外，在256个状态的新的路径度量值和在以前时间的一个路径度量值是分别由“S00(新)”到“SFF(新)”和“S00(旧)”到“SFF(旧)”代表的。利用这些标志，按新的状态“00(新)”考虑一个路径选择，从在以前时间的“00(旧)”状态和一个码型(1、1)产生的路径，从状态“80(旧)”转移到状态“00(新)”。
因此，在当前的状态“00(新)”中的最相似路径度量值“S00(新)”可以基于BM(0，0)、BM(0，1)、BM(1，0)、BM(1，1)和在以前时间的路径度量值“S00(旧)”和“S80(旧)”，从由下面公式(7)表示的处理公式中计算出来S00(新)a＝S00(旧)+BM(0，0)S00(新)b＝S00(旧)+BM(1，1)如果(S00(新)a＜S00(新)b)S00(新)＝S00(新)a否则
S00(新)＝S00(新)b…(7)从而，利用公式(7)，当前时间的256状态的每个可以被连续地计算出来。应当注意，因为路径度量值的最相似状态由“0代表”，只要该值大于“0”，则度量值(似然率)就变低。
只要从ACS处理电路提供用于256状态的度量数据D60，最大似然率检测器42从对应于256状态的各路径度量值中选择最相似路径度量值(即，代表最小值的路径度量值)，并发送所选择的路径度量值连同一个对应的状态数到数据估算电路44，作为最相似度量数据D63。
仅当最相似的一个路径度量值被从对应于单一第二软确定数据D29的最后的256状态的度量数据D60选择时，最大似然率检测器42发送产生的最相似度量数据D63到数据估算电路44和发送指示所选择的最相似路径度量值的最相似路径度量数据D39A和D39D到数据速率估算器28。
每次提供最相似度量数据D63，数据估算电路44就基于由最相似度量数据D63指示的一个状态数，产生一个读出信号S12，和发送读出信号S12到路径选择信息存储单元43，和读出所有状态直至以前的状态，该状态已经被通过一个残存路径进行传送，已经被转移到当前的路径，作为路径选择数据D65。
以这种方式，数据估算电路44基于连续提供的对应于相应数据的最相似度量数据D63和路径选择数据D65，估算解码数据(执行最大似然率解码)。从而，数据估算电路44发送因此产生的第1到第4解码数据D35到D38到数据差错数量估算电路39和到差错检测器29。
这里，数据差错数量估算电路39卷积编码第1到第4解码数据D35到D38产生编码数据，比较该编码数据与对应的第二软确定数据D29到D32，检测在数据中所估算的差错数量，和发送指示检测结果的估算差错数量数据D40A到D40D到数据速率估算器28。
实际上，如图11和12所示，在数据差错数量估算电路39中，第1到第4解码数据D35到D38被提供到已经限制长度k为9和设置编码比在1/2的卷积编码器46。然后，卷积编码器46卷积编码第1到第4解码数据D35到D38，产生已编码的数据D67，该数据被提供到比较器47。
更具体地，卷积编码器46对于一个预定的时间顺序逐比特地延迟第1到第4解码数据D35到D38，例如通过由移位寄存器构成的8级延迟电路(DFF)50A到50H。然后，卷积编码器46基于由以下公式(8)表示的多项式发生器G0，利用加法器51在提供给它(下文称为“输入数据”)的第1到第4解码数据D35到D38中加上一个比特数据和分别从延迟电路50A、50B、50C、50D、50E、50F、50G、50H输出一个比特数据G0753(8进制)…(8)产生的第一相加数据G0被发送到比较器电路47。卷积编码器46基于由以下公式(9)表示的多项式发生器G1利用第二加法器52也分别相加一个比特到分别从延迟电路50B、50C、50D和50H输出的输入数据上G1561(8进制)…(9)产生的第二相加数据G1被发送到比较器电路47。
以这种方式，卷积编码器46卷积编码第1到第4解码数据D35到D38，使得在第1到第4解码数据D35到D38中连续产生对于一比特数据的两比特数据。
另外，在数据差错数量估算电路39中，第二软确定数据D29到D32被提供到存储电路53，该电路仅连续存储从第二软确定数据D29到D32的一个码元数据中的极性信息比特，和连续地发送对应极性信息比特到比较器47，作为与第一相加数据G0同步的极性信息数据D68和连续从卷积编码器46输出的第二相加数据G1。
比较器电路47比较由对应的第一相加数据G0指示的值(“0”或“1”)和同步向其提供的极性信息数据D68，和还比较由第二相加数据G1指示的值(“0”或“1”)和对应的极性信息数据D68。和无论得到的结果如何都发送指示不匹配比较结果的不匹配比较数据D69到计数器54。
只要向计数器提供，计数器54就计数不匹配比较数据D69。当比较器47完成按约9600b/s、约4800b/s、约2400b/s和约1200b/s的第二软确定数据D29到D32和对应的第1到第4解码数据D35到D38之间的比较后，计数器54在该时间(即，估算的差错数已经出现在第1到第4解码数据D35到D38中)发送计数值到数据速率估算器28，作为估算的差错数量数据D40A到D40D。
接下来对以下内容进行描述，用于在数据速率估算器28中估算发送处理速率的不匹配的极性信息比特数、最相似路径度量值、估算的差错数、最相似最后状态数和差错检测的检测结果。
在这种情况下，当存在着连续超出极性信息比特的重发范围相对小的极性信息比特(“0”或“1”)数量，和使用接收处理速率低于发送速率，或当相对大数量的差错已经出现在第一软确定数据D28时，不匹配的极性信息比特可能出现。
当几乎没有差错出现在第二软确定数据D29到D32的极性信息比特时，最相似路径度量值而又呈现相对小的值(即，似然率变得相当高)，使得维特比解码器的27的信道状态(下文简称为“信道状态”)相当高，当相当可靠的接收数据D7由于按高于实际使用的发送速率执行接收处理被衰减时，导致相当不可靠的第二软确定数据D29到D32等。
另外一方面，当在第二软确定数据D29到D32的极性信息比特中出现相当大数量的差错时，最相似路径度量值呈现相当大的值(即，似然率变得相当低)，由于具有不同于实际值的转移度量值使得信道状态相对差，当相当不可靠的接收数据D7按低于使用的发送处理速率经受接收处理时，产生相对可靠的第二软确定数据D29到D32，或当第二软确定数据D29到D32被按高于实际使用的发送处理速率进行维特比解码时，产生一种易于丢失连续性(“0的”或“1的”系列)的码型，或类似情况。
当从第二软确定数据D29到D32的维特比解码到卷积编码的传输路径的质量相当高时，使得相对少量的差错出现在极性信息比特中，当在利用相对低的接收处理速率(低于约9600b/s)第二软确定数据D30到D32中，相同极性信息比特连续，或类似情况时，估算的差错的数量呈现相对小的值。
另外一方面，当从第二软确定数据D29到D32的维特比解码到卷积编码的传输路径的质量相当低时使得相当大数量的差错出现在极性信息比特中时，或当接收处理按不同于实际使用的发送处理速率执行时，估算的差错数量呈现相对大的值。
最相似最后状态数量表示位于第1到第4解码数据D35到D38的末端的数据。因为具有数据量等于为“0”的8比特的尾比特被加到音频数据D1的末端和该数据在发送处理中被卷积编码，当接收处理按接收处理速率等于实际使用的发送速率对解调的数据D8执行和没有差错出现在第1到第4解码数据D35到D38时，最相似的最后状态数变为基于尾比特确定的参考值(即“0”)。
另外一方面，当接收处理按不同于实际发送处理速率执行时，最后状态数变为大于参考值的值。但是，即使在按接收处理速率等于实际使用的发送处理速率对解调数据D8执行接收处理情况下，当差错已经出现在第1到第4解码数据D35到D38时，最后状态数变为大于参考值的值。
当信道状态相当好，使得差错几乎没有出现在第1到第2解码数据D35或D36时，差错检测的检测结果指示几乎没有的差错出现在由按接收处理速率等于发送处理速率的接收处理产生的第1到第2解码数据D35或D36，和在接收处理速率不同于发送处理速率时，则指示差错已经出现在第1或第2解码数据D35或D36。
另外一方面，信道质量相当差使得差错已经出现在第1或第2解码数据D35或D36时，差错检测的检测结果可以指示差错已经出现在由按等于发送处理速率的接收处理速率产生的第1或第2解码数据D35或D36。但是，检测结果可以指示没有差错已经出现在由按不同于发送处理速率的接收处理速率产生的第1或第2解码数据D35或D36上。
在数据速率估算器28中，当最后状态数被实际用于估算发送处理速率时，获得从基于尾比特正在保存的作为一个参考值的状态数到最后的状态数的距离(这个距离下文称为“码间距离”)和被用作码间距离。
即，当对由卷积编码在解调数据D8尾部的尾比特产生的16个码元解码该数据时，可能预先获得对应于对于16个码元的数据极性信息的差错片的最小数量的最相似最后状态数(即，如果发送处理数据不同于接收处理速率，位于第1到第4解码数据D35到D38的末端的数据不用作尾比特)。因此，如图13所示，可以在维特比解码器27的解码下获得具有256状态数构成的数据表DT，和利用相对-对应16个码元数据在极性信息中差错最小数形成的码间距离FK被预先存储在设置在控制器7中的存储部分。
因此，在接收处理中，当从维特比解码器27正在接收最相似状态D41A到D41D时，数据速率估算器28选择对应于基于来自数据表DT的最相似状态D41A到D41D的码间距离FK，和利用所选择的码间距离FK，估算发送处理速率。
数据速率估算器28不能简单地比较不匹配极性信息比特的数量、最相似路径度量值和在发送处理速率估算处理中所估算的差错数，因为它们已经通过取决于按4种不同接收处理速率进行接收处理的处理操作的不同次数所产生，和因此它们具有不同的数据量。
因此，当提供以不匹配极性信息数、最相似路径度量值和通过按照4种不同接收处理速率的接收处理产生的估算差错数时，在发送处理速率估算处理之前，数据速率估算器28适于校正在不匹配的极性信息比特中的数据量、最相似路径度量值和估算的差错数量。
更具体地，如图14所示，按照约4800b/s的接收处理速率从接收处理产生的不匹配极性信息比特数(下文称为“第二接收处理”)，按照约2400b/s的接收处理速率从接收处理产生的不匹配极性信息比特数(下文称为“第三接收处理”)，和按照约1200b/s的接收处理速率从接收处理产生的不匹配极性信息比特数(下文称为“第四接收处理”)具有约1∶2∶4比率的数据量。
因此，数据速率估算器28对从第二接收处理产生的不匹配极性信息比特数乘以4以便应用，对从第三接收处理产生的不匹配极性信息比特数乘以2以便应用，和利用从第四接收处理产生的不匹配极性信息比特数进行使用。
从按照约9600b/s的接收处理速率的接收处理产生的最相似路径度量值(下文称为“第一接收处理”)，从第二接收处理速率产生的最相似路径度量值，从第三接收处理速率产生的最相似路径度量值，和从第四接收处理速率产生的最相似路径度量值具有约8∶4∶2∶1比率的数据量。
因此，数据速率估算器28利用从第一接收处理产生的最相似路径度量值以便使用，从第二接收处理产生的最相似路径度量值乘以2以便使用，从第三接收处理产生的最相似路径度量值乘以4以便使用，从第四接收处理产生的最相似路径度量值乘以8以便使用。
另外，从第一接收处理产生的估算的差错数，从第二接收处理产生的估算的差错数，从第三接收处理产生的估算的差错数，和从第四接收处理产生的估算的差错数具有约8∶4∶2∶1比率的数据量。
因此，数据速率估算器28利用从第一接收处理产生的估算的差错数以便使用，从第二接收处理产生的估算的差错数乘以2以便使用，从第三接收处理产生的估算的差错数乘以4以便使用，从第四接收处理产生的估算的差错数乘以8以便使用。
实际上，当通过对被解调的数据D8的第一到第四接收处理，数据速率估算器28接收极性比较数据D33A到D33D，最相似路径度量数据D39A到D39D，估算的差错数量数据D40A到D40D，最相似状态数据D41A到D41D，和差错检测数据D42A到D42D，和校正极性比较数据D33A到D33D，最相似路径度量数据D39A到D39D，估算的差错数量数据D40A到D40D，和选择对应于最相似状态数据D41A到D41D的码间距离FK，在步骤SP1开始表示在图15到19的发送处理速率估算处理程序RT1。然后，数据速率估算器28前进到步骤SP2。
在这种情况下，数据速率估算器28在步骤SP2基于差错检测数据D42A确定是否有任何差错出现在对应的第一解码的数据D35中。
在步骤SP2的肯定结果意味着没有差错出现在第一解码的数据D35中。在这种情况下，数据速率估算器28前进到步骤SP3，基于差错检测数据D42A确定是否有任何差错出现在对应的第一解码的数据D36中。
在步骤SP3的肯定结果意味着没有差错出现在第一解码的数据D36中。在这种情况下，数据速率估算器28前进到步骤SP4，基于差错检测数据D42A确定是否估算的差错数量数据D40A的被校正的值(下文称为“第一被校正的估算差错数量数据”)具有小于估算的差错数量数据D40B的被校正的值(下文称为“第二被校正的估算差错数量数据”)的值。
在步骤SP4的肯定结果意味着第一被校正的估算差错数量数据小于第二被校正的估算差错数量数据的值，使得在第一接收处理中已经执行的维特比解码比在第二接收处理中的维特比解码更为精确，和此后将被的发送处理速率最相似于约9600b/s。在这种情况下，数据速率估算器28前进到步骤SP5确定是否在第一接收处理的差错检测中呈现一个校正的检测结果，和具体地确定是否第一被校正的估算差错数据小于一个事先已被设置的第一阈值，例如，按16进制的“45”。
在步骤SP5的肯定结果意味着，第一经校正估算的差错数量数据值小于第一阈值，使得在第一处理中的维特比解码已经被正确地执行，和接下来将被估算的发送处理速率更类似于9600b/s。在这种情况下，数据速率估算器28前进到步骤SP6，从第一经校正估算的差错数量数据值减去第二经校正估算的差错数量数据值、经校正的估算的差错数量数据值D40C(下文称为“第三经校正的估算差错数量数据”)和经校正的估算的差错数量数据值D40D(下文称为“第四经校正的估算差错数量数据”)的最小的一个，和确定是否被计算的相减的结果小于预先设置的第二阈值，例如，按16进制的“20”。
在步骤SP5的肯定结果意味着，在第一接收处理中的差错检测呈现一个正确的检测结果和第一接收处理已经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP7，估算实际用于发送处理中的发送处理速率约为9600b/s，和估算在第一原始数据D44中没有出现差错，和接下来前进到步骤SP8，在该步骤发送处理速率估算处理程序RT1结束。
在另外一方面，在步骤SP2获得的否定结果意味着，在第一解码数据D35中已经出现差错，使得将被估算的发送处理速率不相似于约9600b/s。在这种情况下，数据速率估算器28前进到步骤SP9，基于差错检测数据D42B确定是否在对应的第二解码数据D36已经出现任何差错。
在步骤SP9的肯定结果意味着，在第二解码数据D36中已经出现差错，使得将被估算的发送处理速率相似于约4800b/s。在这种情况下，数据速率估算器28前进到步骤SP10，确定是否在第二接收处理中的差错检测呈现正确检测结果，和具体地确定是否第二经校正估算的差错数量数据小于预先设置的第三阈值，例如，按16进制的“47”。
在步骤SP10的肯定结果意味着，第二经校正估算的差错数量数据小于预先设置的第三阈值，使得在第二接收处理中的维特比解码已经被正确地执行，和接下来将被估算的发送处理速率最可能于约4800b/s。在这种情况下，数据速率估算器28前进到步骤SP11，从第二经校正估算的差错数量数据减去第一经校正估算的差错数量数据、第三经校正估算的差错数量数据和第二经校正估算的差错数量数据的具有最小值的一个，和确定是否相减的结果小于第二阈值。
在步骤SP11的肯定结果意味着，在第二接收处理中的差错检测呈现一个正确的结果和第二接收处理已经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP12，估算实际用在发送处理中的发送速率是约4800b/s，和估算在第二原始数据D45中没有出现差错，和接下来前进到步骤SP8，在该步骤发送处理速率估算处理程序RT1结束。
为了参考，在上述步骤SP3获得的否定结果意味着，在由第二接收处理产生的第二解码的数据D36中已经出现差错。在这种情况下，数据速率估算器28前进到步骤SP5。
另外，在步骤SP4获得的否定结果意味着，第一经校正估算的差错数量数据的值大于第二经校正估算的差错数量数据的值，使得在第二接收处理中的维特比解码已经比在第一接收处理中的维特比解码更正确地执行，和接下来将被估算的发送处理速率更相似于约4800b/s，而不是约9600b/s。在这种情况下，数据速率估算器28前进到步骤SP10。
另外，在步骤SP5和在步骤SP6获得的否定结果意味着，在第一接收处理中的维特比解码已经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP13。
另外，在步骤SP9获得的否定结果意味着，在第二解码数据D36中已经出现差错，同时在步骤SP10和在步骤SP11获得的否定结果意味着，在第一接收处理中的维特比解码没有被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP13。
在步骤SP13，数据速率估算器28确定是否对应于第一到第四经校正估算的差错数量数据的最小的一个的接收处理速率与对应于最相似状态数据D41A到D41D的码间距离的最小一个的接收处理速率相匹配。
步骤SP13获得的肯定结果表示，维特比解码在与接收处理速率相匹配执行的维特比解码的最小差错数状态下执行，使得主要集中在尾比特，和因此可能确定接收处理速率(下文称为“第一接收处理速率”)等于将被估算的发送处理速率。因此，在这种情况下，数据速率估算器28前进到步骤SP14，确定是否将被估算的第一接收处理速率约为9600b/s。
如果在步骤SP14获得肯定的结果(即，第一接收处理速率是约9600b/s)，则数据速率估算器28前进到步骤SP15，估算实际用于发送处理的发送处理速率约为9600b/s。另外，估算器28基于在SP5或SP6获得的否定结果，估算出在第一原始数据D44已经出现差错，和然后前进到步骤SP8，在SP8发送处理速率估算程序RT1结束。估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，如果在步骤SP14获得否定的结果，数据速率估算器28前进到步骤SP16，确定是否第一接收处理速率为4800b/s。随着在步骤SP16获得肯定的结果(即，第一接收处理速率是约4800b/s)，则数据速率估算器28前进到步骤SP17，估算实际用于发送处理的发送处理速率约为4800b/s，但是，基于在上述步骤SP9、SP10或SP11的否定结果，估算出在第二原始数据D45已经出现差错，接下来前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，当在步骤SP16获得否定结果时，数据速率估算器28前进到步骤SP18，确定是否第一接收处理速率为2400b/s。随着在步骤SP18获得肯定的结果(即，第一接收处理速率是约2400b/s)，数据速率估算器28前进到步骤SP19，确定是否第三经校正的估算差错数数据的值小于第二阈值。
在步骤SP19获得的肯定结果意味着，第三经校正的估算差错数数据的值小于第二阈值，使得在第三接收处理中的维特比解码已经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP20，估算在发送处理中实际使用的发送处理速率为约2400b/s，但是，估算出在第三原始数据D46中已经出现差错，和接下来前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP19获得否定结果意味着，第三经校正的估算差错数数据的值大于第二阈值，使得在第三接收处理中的维特比解码没有经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP21，估算在发送处理中实际使用的发送处理速率为约2400b/s，另外，在第三原始数据D46中已经出现差错。然后，估算器28进入步骤SP8结束该发送处理速率估算处理程序。
在步骤SP18获得否定的结果，数据速率估算器28确定第一接收处理速率为约1200b/s和然后前进到步骤SP22，确定是否第四经校正的估算差错数数据的值小于第二阈值。
在步骤SP22获得肯定结果意味着，第四经校正的估算差错数数据的值小于第二阈值，使得在第四接收处理中的维特比解码已经正确地执行。在这种情况下，数据速率估算器28前进到步骤SP23，估算在发送处理中实际使用的发送处理速率为约1200b/s，和附加地估算没有差错出现在第四原始数据D47中。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP22获得否定结果意味着，第四经校正的估算差错数数据的值小于第二阈值，使得在第四接收处理中的维特比解码没有正确地执行。在这种情况下，数据速率估算器28前进到步骤SP24，估算在发送处理中实际使用的发送处理速率为约1200b/s，和附加地估算在第四原始数据D47中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
在上述步骤SP13获得否定结果意味着，按不同于执行维特比解码的接收处理速率差错最小数状态下的接收处理速率执行维特比解码，使得几乎集中在尾比特和因此，在此时刻呈现至少两种类型预期的发送处理速率。在这种情况下，数据速率估算器28前进到步骤SP25，检测对应于第一到第四校正的估算差错数数据的最小一个的接收处理速率(下文称为“第二接收处理速率”)。
接下来，数据速率估算器28前进到步骤SP26，确定是否第二接收处理速率约为9600b/s。随着在步骤SP26获得肯定结果(即，第二接收处理速率约为9600b/s)，数据速率估算器28前进到步骤SP27，估算实际用于发送处理的发送处理速率约为9600b/s，但是，基于上述步骤SP5和SP6的否定结果，估算出在第一原始数据D44中出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，如果在步骤SP26获得否定结果，数据速率估算器28前进到步骤SP28，确定是否第二接收处理速率约为4800b/s。随着在步骤SP28获得肯定结果(即，第二接收处理速率约为4800b/s)，数据速率估算器28前进到步骤SP29，估算实际用于发送处理的发送处理速率约为4800b/s，但是，基于在上述步骤SP9、SP10或者步骤SP11的否定结果，估算出在第二原始数据中已经出现差错，接下来前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
当在步骤SP28获得否定结果时，数据速率估算器28前进到步骤SP30，估算是否第二接收处理速率约为2400b/s。随着在步骤SP30获得肯定结果(即，第二接收处理速率约为2400b/s)，数据速率估算器28前进到步骤SP31，确定是否第三校正的估算差错数数据的值小于第二阈值。
在上述步骤SP31获得肯定结果意味着，第三校正的估算差错数数据的值小于第二阈值，使得在第三接收处理中的维特比解码已经被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP32，估算实际用于发送处理的发送处理速率约为2400b/s，但是估算出在第三原始数据D46中已经出现差错，和接下来前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP31获得否定结果意味着，第三校正的估算差错数数据的值大于第二阈值，使得在第三接收处理中的维特比解码未被正确地执行。在这种情况下，数据速率估算器28前进到步骤SP33，确定第三校正的估算差错数数据的值小于第四阈值，该阈值事先已经被设置为略微大于第二阈值，例如按16进制表示的“30”。
在步骤SP33获得否定结果意味着，第三校正的估算差错数数据的值处于一个容限范围内，在该范围发送处理速率可以基于第三校正的估算差错数数据的值进行估算。在这种情况下，数据速率估算器28前进到步骤SP34，估算实际用于发送处理的发送处理速率约为2400b/s，但是，估算出在第三原始数据D46中出现差错。接下来，前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP33获得否定结果意味着，第三校正的估算差错数数据的值大于第四阈值，使得将被估算的发送处理速率不相似于2400b/s。在这种情况下，数据速率估算器28前进到步骤SP35，第三校正的估算差错数数据的值小于第五阈值，该阈值事先已经被设置为大于第四阈值，例如按16进制表示的“40”。
在步骤SP35获得否定结果意味着，第三校正的估算差错数数据的值小于第五阈值，使得将被估算的发送处理速率约为2400b/s。在这种情况下，数据速率估算器28前进到步骤SP36，确定是否对应于4个不同最可能路径度量值D39A到D39D中的各校正值最小的一个的接收处理速率约为2400b/s(下文称为“第三接收处理速率”)约为2400b/s。
随着在步骤SP36获得肯定结果(意味着第三接收处理速率约为2400b/s)，数据速率估算器28前进到步骤SP37，估算实际用于发送处理的发送处理速率约为2400b/s，但是，在第三原始数据D46中估算出差错。接下来数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，随着在步骤SP35或步骤SP36获得否定结果，数据速率估算器28确定将被估算的发送速率不约为2400b/s，和前进到步骤SP38，确定是否第三接收处理速率约为9600b/s。
然后，随着在步骤SP38获得肯定结果，(意味着第三接收理速率约为9600b/s)，数据速率估算器28前进到步骤SP39，估算实际用于发送处理的发送处理速率约为9600b/s，但是，基于在上述步骤SP5或SP6的否定结果，估算出在第一原始数据D44中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，随着在步骤SP38获得否定结果，数据速率估算器28前进到步骤SP40，确定是否第三接收处理速率约为4800b/s。
随着在步骤SP40获得肯定结果，(意味着第三接收处理速率约为4800b/s)，数据速率估算器28前进到步骤SP41，估算实际用于发送处理的发送处理速率约为4800b/s，基于在上述步骤SP9、SP10或步骤SP11的否定结果，估算出在第二原始数据D45中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
在步骤SP40获得否定结果意味着，将被估算的发送处理速率约为1200b/s。在这种情况下，数据速率估算器28前进到步骤SP42，确定是否极性比较数据校正的值D33D(下文称为“第四校正极性比较数据”)小于第六阈值，该阈值事先已经被设置为例如按16进制表示的“50”。
在步骤SP42获得肯定结果意味着，第四校正极性比较数据的值小于第六阈值，使得在按照约为1200b/s的接收处理速率的第一软判决数据D28中的各个极性信息比特的重发码型相当地接近于按约为1200b/s的发送处理速率的重发数据D26中的各个极性信息比特的重发码型。在这种情况下，数据速率估算器28前进到步骤SP43，估算实际用于发送处理的发送处理速率约为1200b/s。
但是，在这种情况下，数据速率估算器28在步骤SP43从第一到第四校正的估算差错数数据的最小值是第三校正的估算差错数数据(参考上述步骤SP30)的事实，确定在第四接收处理中的维特比解码没有被正确地执行，和因此估算在第一时原始数据D47中已经出现差错，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP42获得否定结果意味着，第四校正的极性比较数据的值大于第六阈值，使得照约为1200b/s的接收处理速率的第一软判决数据D28中的各个极性信息比特的重发码型不同于按约为1200b/s的发送处理速率的重发数据D25中的各个极性信息比特的重发码型。在这种情况下，发送速率估算器28前进到步骤SP44，基于在上述步骤SP30的肯定结果，估算实际用于发送处理的发送处理速率约为2400b/s，但是，估算出在第三原始数据D46中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
在上述步骤SP30获得否定结果意味着，第二接收处理速率近似于约1200b/s，在这种情况下，数据速率估算器28前进到步骤SP45，确定是否第四校正的估算差错数数据值小于第二阈值。
在步骤SP45获得肯定结果意味着，第四校正的估算差错数数据值小于第二阈值，使得在第四接收处理中的维特比解码已经正确地执行。在这种情况下，数据速率估算器28前进到步骤SP46，估算实际用于发送处理的发送处理速率约为1200b/s，和附加地估算出没有差错出现在第四原始数据D47中。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP45获得否定结果意味着，第四校正的估算差错数数据值大于第二阈值，使得将被估算的发送处理速率不近似于约1200b/s。在这种情况下，数据速率估算器28前进到步骤SP47，确定是否第四校正的估算差错数数据小于第四阈值。
然后，在步骤SP47获得肯定结果(第四校正的估算差错数数据值小于第四阈值)意味着，第四校正的估算差错数数据值在一个容限范围内，在该范围内发送处理速率可以基于第四校正的估算差错数数据进行估算。在这种情况下，数据速率估算器28前进到步骤SP48，估算实际用于发送处理的发送处理速率约为1200b/s，但是估算出在第四原始数据D47中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP47获得否定结果意味着，第四校正的估算差错数数据大于第四阈值，使得将被估算的发送处理速率约为1200b/s。在这种情况下，数据速率估算器28前进到步骤SP49，确定是否第三接收处理速率约为9600b/s。
随着在步骤SP49获得否定结果(意味着第三接收处理速率约为9600b/s)，数据速率估算器28前进到步骤SP50，估算实际用于发送处理的发送处理速率约为9600b/s，但是基于上述步骤SP5或SP6的否定结果，估算出在第一原始数据D44中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，随着在步骤SP49获得否定结果，数据速率估算器28前进到步骤SP51，确定是否第三接收处理速率约为4800b/s。随着在步骤SP51获得肯定结果(意味着第三接收处理速率约为4800b/s)，数据速率估算器28前进到步骤SP52，确定是否校正的极性比较数据D33B(下文称为“第二校正的极性比较数据”)小于第七阈值，该阈值事先已经被设置为例如按16进制表示的“130”。
在步骤SP52获得肯定结果意味着，第二校正的极性比较数据值小于第七阈值，使得按约4800b/s的接收处理速率的第一软确定数据D28中的极性信息比特的重发码型相当接近于按约4800b/s的发送处理速率的重发D24中的极性信息比特的重发码型。在这种情况下，数据速率估算器28前进到步骤SP53，估算实际用于发送处理的发送处理速率约为4800b/s。
但是，在这种情况下，数据速率估算器28在步骤SP53均匀地估算发送处理速率约为4800b/s，还基于在上述步骤SP9、SP10或SP11的否定结果，估算在第二原始数据D45中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP51或SP52获得否定结果意味着，将被估算的发送处理速率不约为4800b/s。在这种情况下，数据速率估算器28前进到步骤SP54，确定是否第三接收处理速率约为4800b/s。
在这种情况下，随着在步骤SP54获得肯定结果(意味着第三接收处理速率约为2400b/s)，数据速率估算器28前进到步骤SP55，确定是否校正的极性比较数据D33C(下文称为“第三校正的极性比较数据”)小于第八阈值，该阈值事先已经被设置为例如按16进制表示的“100”。
在步骤SP55获得肯定结果意味着，第三校正的极性比较数据值小于第八阈值，使得按约2400b/s的接收处理速率的第一软确定数据D28中的极性信息比特的重发码型相当接近于按约2400b/s的发送处理速率的重发D25中的极性信息比特的重发码型。在这种情况下，数据速率估算器28前进到步骤SP56，估算实际用于发送处理的发送处理速率约为2400b/s。
但是，在这种情况下，数据速率估算器28在步骤SP55均匀地估算发送处理速率约为2400b/s，还基于在上述步骤SP30的否定结果，估算在第三原始数据D46中已经出现差错。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
另外一方面，在步骤SP54或SP55获得否定结果意味着，估算发送处理速率不约为2400b/s。在这种情况下，数据速率估算器28前进到步骤SP57，确定发送处理速率不能进行估算。接下来，数据速率估算器28前进到步骤SP8，在SP8发送处理速率估算处理程序RT1结束。
如上所述，数据速率估算器28不仅能够精确估算发送处理速率，而且还可以按照发接收理速率相同于所估算的发送处理速率，确定是否在第一原始数据D44、第二原始数据D45、第三原始数据D46、第四原始数据D47中已经出现差错。
在这种连接中，步骤SP13到SP24可以忽略，使得在上述实施例的情况下简化处理过程。
在上述实施例中，使用约19200b/s的无线发送速率和进而，利用约9600b/s、4800b/s、2400b/s、1200b/s的发送处理速率和接收处理速率。但本发明并不仅限于这些特定的速率。各种其它速率也可以用作发送处理速率和接收处理速率，只要是待发送的数据可以进行处理，使得它们具有显然相同的预定的比特长度。
另外，在上述实施例中，16值软确定数据被用于接收处理。但是，本发明并不仅限于利用这个特定的数据。当利用其它各种多值软确定数据，诸如8值软确定数据等时，可以获得类似的效果。
另外，在上述实施例中，实际用于发送处理中的发送处理速率利用校正的各种不匹配极性信息比特数、最可能路径度量值、估算的差错数、和差错检测的检测结果进行估算。但是，本发明并不仅限于这种具体的估算方式。因为估算的差错数可以被用于确定是否维特比解码已经被正确地执行，实际用于发送处理中的发送处理速率利用校正的各种不匹配极性信息比特数、最可能路径度量值、估算的差错数进行估算，而不用差错检测的检测结果。在这种情下，也可以获得在上述实施例中的类似效果。
另外，在上述实施例中，不匹配极性信息比特数、最可能路径度量值、和估算的差错值基于一个按照接收处理速率的比率进行校正。但是，本发明并不仅限于这种具体的校正方式。被校正的各个不匹配极性信息比特数、最可能路径度量值、和估算的差错值可以按照预定的使用方式进行加权。
另外，在上述实施例中，用于发送处理速率估算处理程序RT1中的第一到第八阈值被设置为按16进制代表的预定数值。但是，本发明并不仅限于这种阈值。第一到第八阈值可以被加权和按一种预定的方式进行设置。
另外，在上述实施例中，本发明应用到通信终端上。但是，本发明并不仅限于应用到这种终端上，而可以应用到各种其它接收机和/或收发信机上，只要它们接收经受按多种预定发送处理速率之一的期望发送处理速率进行发送处理后的发送的数据，利用按顺序逐个等于发送处理速率的接收处理速率对所接收的数据执行接收处理，和基于接收处理的结果估算发送处理速率。
另外，在上述实施例中，接收机12和去交错器25被应用为接收装置，用于按预定格式从所接收的数据中产生第一数据和按顺序地利用各个发送速率重复发送该第一数据。但是，本发明并不仅限于这种特定的组态，而按各种方式组成的接收装置也可以应用，只要是它们能够按预定格式从所接收的数据中产生第一数据和利用各个相应发送处理速率按顺序逐一地重复发送第一数据。
另外，在上述实施例中，数据相加装置26被用作第一不匹配比特数检测装置，用于利用每个其它发送速率连续比较对应于该第一数据的极性比特，其中极性信息比特具有比重复的次数大于1的数，检测不匹配极性信息比特的第一数，和用于从具有比重复数大于1的极性信息比特数中选择最可能极性信息比特，产生包括所选择的极性信息比特的第二数据。但是，本发明并不仅限于这种特定的组态，而可以应用按各种方式组成的任何第一不匹配比特数检测装置，只要它们可以连续地相互比较对应于第一数据的每个发送速率的极性信息比特，其中极性信息比特具有比重复次数大于1的数，检测不匹配极性信息比特的第一数，和从比重复次数大于1的数中选择最可能极性信息比特，产生包括所选择的极性信息数据的第二数据。
另外，在上述实施例中，维特比解码器27被应用作为用于第一每个发送数据进行维特比解码第二数据的最大似然率检测装置，产生解码数据，和用于通过维特比解码检测最大似然率路径度量值。但是，本发明并不仅限于这种特定的组态，而可以应用按各种方式组成的最大似然率检测装置，只要它们可以维特比解码每个发送速率的第二数据，产生解码的数据，和通过维特比解码检测最大似然率路径度量值。
另外，在上述实施例中，数据差错数估算电路39被应用作为第二不匹配比特数检测装置，用于比较每个发送速率产生的第二数据的极性信息比特与对应的由卷积编码产生的编码数据的极性信息比特，从而检测第二不匹配比特数。但是，本发明并不仅限于这种特定的组态，而可以应用按各种方式组成的任何第二不匹配比特数检测装置，只要它们可以比较每个发送速率产生的第二数据的极性信息比特与对应的卷积编码所解码的数据产生的编码数据的极性信息比特，从而检测第二不匹配极性信息比特数。
另外，在上述实施例中，数据速率估算器8和控制器7被用作发送速率估算装置，用于按照基于各个发送速率的预定比率校正在第一不匹配比特数、路径度量值和第二不匹配比特数信息量，和基于校正的第一不匹配比特数、路径度量值和第二不匹配比特数、和基于尾比特确定的参考值的状态数与最后状态数之间的码间距离，估算对接收的数据执行发送处理的发送速率。但是，本发明并不仅限于这种特定的组态，而任何发送速率估算装置都可以使用，只要是它们可以按照基于各个发送速率的预定比例检测每个发送速率，校正在第一不匹配比特数、路径度量值和第二不匹配比特数的信息量，和基于校正的第一不匹配比特量、路径度量值和第二不匹配比特数、和基于尾比特确定的用作参考值的状态数和最后状态数之间的码间距离，估算已经被用于对所接收的数据执行发送处理的发送速率。
虽然已经结合本发明的优选实施例进行了描述，但对本专业的技术人员来说，显而易见可以作出各种改变和修改，因此后附的权利要求书覆盖所有落入本发明的真正精神和范围的这些改变和修改。
权利要求
1.一种发送速率估算设备，用于卷积编码待按多个不同的发送速率中所期望的发送速率发送的数据，接收通过对如此获得的编码数据执行发送处理而发送的数据，使得重复按照所述发送速率的重复次数，和估算所述接收数据的发送速率，所述发送速率估算设备包括接收机，用于按预定格式从所述接收数据中产生第一数据和按顺序逐一地利用所述发送速率重复发送所述第一数据；第一不匹配比特数检测器，用于顺续地将对应于所述第一数据的极性信息比特与每个其它发送速率的极性信息比特比较，所述极性信息比特具有比所述重复次数大于1的比特数，检测不匹配信息比特的第一数，并用于从具有比所述重复次数大于1的极性信息比特中选择最可能的信息比特，产生包括所选择的极性信息比特的第二数据；最大似然率检测器，用于维特比解码所述每个发送速率的所述第二数据，产生解码数据，和通过维特比解码检测最可能路径度量值；第二不匹配比特数检测器，用于将每个发送速率产生的所述第二数据的所述极性信息比特与由卷积编码相应的所解码数据产生的编码数据的极性信息比特比较，以便检测不匹配极性信息比特的第二数；和发送速率估算电路，用于按照基于所述相应发送速率的预定比率，校正在对每个发送速率所检测的所述第一不匹配极性信息比特、所述路径度量值和所述第二不匹配极性信息比特数中的信息量，并基于校正的所述第一不匹配极性信息比特、所述路径度量值和所述第二不匹配极性信息比特数，估算对所述接收数据执行所述的发送处理中的发送速率。
2.按照权利要求1的发送速率估算设备，还包括差错检测器，根据加到要发送的所述数据的检错码，检测在通过按所述各个发送速率中的一个特定速率进行所述维特比解码产生的所述解码数据中的差错，该数据经受所述特定发送速率的所述发送处理，其中，所述发送速率估算电路，基于所述不匹配极性信息比特的第一数、所述路径度量值和所述不匹配极性信息比特的第二数的经校正的版本以及由所述差错检测器产生的差错检测结果，估算对所述接收数据进行的所述发送处理的所述发送速率。
3.按照权利要求1的发送速率估算设备，其中通过附加尾比特到待发送的数据上和卷积编码该数据来产生所述发送的数据；所述最大似然率检测器检测所述最可能路径度量值和最可能最后状态数；和所述发送速率估算电路基于所述不匹配极性信息比特的第一数、所述路径度量值和所述不匹配极性信息比特的第二数的经校正的版本以及从基于所述尾比特确定的作为参考数的状态数到所述最后状态数的码间距离，估算在对所述接收数据执行所述发送处理中的所述发送速率。
4.按照权利要求3的发送速率估算设备，还包括差错检测器，基于附加到所述待发送的数据上的差错检测码，检测按所述各发送速率中的一个特定速率的所述维特比解码产生的所述解码数据中的差错，该待发送数据经受利用所述特定发送速率的发送处理，其中基于所述不匹配极性信息比特的第一数、所述路径度量值、所述不匹配极性信息比特的第二数的经校正的版本，所述码间距离，以及由所述差错检测器产生的差错检测结果，所述发送速率估算电路估算曾对所述接收数据执行发送处理的所述发送速率。
5.一种发送速率估算方法，按多个不同的发送速率中所期望的发送速率卷积编码待发送的数据，接收通过对如此获得的编码数据执行发送处理所发送的数据，使得重复按照所述发送速率的重复次数，并估算所述接收数据的所述发送速率，所述发送速率估算方法包括按预定格式从所述接收数据中产生第一数据并按顺序逐一地利用所述发送数据速率重复发送所述第一数据的接收步骤；顺续地比较对应于所述第一数据的极性信息比特与每个其它发送速率的极性信息比特，以检测不匹配信息比特的第一数，所述极性信息比特具有比所述重复次数大于1的比特数，从具有比所述重复次数大于1的所述极性信息比特中选择最可能的信息比特，产生包括所选择的极性信息比特的第二数据的第一不匹配比特数检测步骤；维特比解码所述每个发送速率的所述第二数据，以产生解码数据，并通过维特比解码检测最可能路径度量值的最大似然率检测步骤；将所述每个发送速率产生的所述第二数据的所述极性信息比特与由卷积编码相应的所述解码数据产生的编码数据的相应极性信息比特，进行比较以检测不匹配极性信息比特的第二数的第二不匹配比特数检测步骤；和按照基于所述相应发送速率的预定比率，校正在对每个发送速率所检测的所述第一不匹配极性信息比特、所述路径度量值、和所述第二不匹配极性信息比特数中的信息量，并基于校正的所述第一不匹配极性信息比特、所述路径度量值、和所述第二不匹配极性信息比特数的校正版本，估算在对所述接收数据执行所述的发送处理中的发送速率的发送速率估算步骤。
6.按照权利要求5的发送速率估算方法，其中通过附加尾比特到待发送的数据上并卷积编码该数据来产生所述发送的数据；所述最大似然率检测步骤检测所述最可能路径度量值和最可能最后状态数；和所述发送速率估算步骤基于所述第一不匹配极性信息比特数、所述路径度量值和所述第二不匹配极性信息比特数的经校正的形式以及从基于所述尾比特确定的作为参考数状态数到所述最后状态数的码间距离，估算对所述接收数据执行所述发送处理中的所述发送速率。
全文摘要
一种发送速率估算方法,利用接收数据按预定格式产生数据,利用各个发送速率重复发送第一数据,检测第一不匹配极性信息位数,选择最可能极性信息位,产生包括所选择的极性信息位的数据。维特比解码每个发送速率的极性信息位产生解码的数据,检测最可能路径度量值,并检测第二不匹配比特数。按照预定比率校正在每个发送速率检测的不匹配极性信息位的第一数、路径度量值和第二不匹配极性信息位中的信息量,估算发送速率。
文档编号H04L1/00GK1243363SQ9910760
公开日2000年2月2日 申请日期1999年3月23日 优先权日1998年3月23日
发明者畠山泉, 小宫光三 申请人:索尼公司