一种cdr调制模块及其子帧分配模块的制作方法
【技术领域】
[0001] 本发明涉及数字信息传输，涉及到CDR(中国数字音频广播）系统的发射端调制器 的数字实现。
【背景技术】
[0002] 0FDM:正交频分复用；CDR:中国数字音频广播；LDPC:低密度奇偶校验码；MSC:主 业务通道；CIC:业务描述通道；CPT:系统配置信息；SPT:离散导频信息。
[0003] "中华人民共和国广播电影电视行业标准"GY/T268. 1-2013 (以下简称为"标准"） 提出了⑶R(ChinaDigitalRadio中国数字广播）发射端调制器的基本框架及实现要求， 参见图1，标准提出的CDR调制模块包括主业务数据通道、业务描述通道、系统参数通道、 0FDM调制模块、逻辑帧成帧模块、离散导频模块、信标模块、子帧分配模块、物理层信号帧模 块以及射频转换模块，主业务数据通道、业务描述通道及系统参数通道、离散导频模块均与 0FDM调制模块具有信号连接，0FDM调制模块及信标模块与逻辑帧成帧模块均具有信号连 接，逻辑帧成帧模块、子帧分配模块、物理层信号帧模块以及射频转换模块顺序连接。
[0004] 子帧分配是这样的：
[0005] 在CDR调制过程中，子帧分配最大涉及的长度为一个超帧，一个超帧长度为 2560ms，每个超帧由4个长度为640ms的物理层信号帧组成，每个物理层信号帧包括4个长 度为160ms的子帧，每个子帧包括1个信标和SNf0FDM符号，SN在传输模式1、2、3下的取 值分别为56、111、61。逻辑帧，逻辑子帧及0FDM符号结构关系如图2。
[0006] 子帧分配是以逻辑子帧为单位的，在一个超帧内进行子帧重新排列，标准规定其 有3种分配方式，子帧分配方式1不改变各逻辑帧内的四个逻辑子帧原有的顺序，如图3。 子帧分配方式2以连续的两个逻辑帧内的各个逻辑子帧进行重新分配，如图4。子帧分配方 式3以一个超帧内的各个逻辑子帧进行重新分配，如图5。
[0007] 也就是说，子帧分配是子帧分配模块将接收到的超帧中的子帧在各逻辑帧中按照 子帧分配规则重新分配、存储的过程，如果FPGA等物理实现以顺序结构进行将造成存储资 源浪费，并且增加时延，一般IFFT后的数据为16bit位宽，缓存一个超帧数据，2片存储器进 行乒乓，浪费所需存储资源的容量为：50688X4X4X16X2X2 = 51904512bit。
【发明内容】
[0008] 本发明所要解决的技术问题是：针对上述存在的问题，提供一种更加节省存储资 源、同时减少时延，优化架构，高效实现的CDR调制模块。
[0009] 本发明在标准提出的CDR调制模块基础上做了以下改进，包括数据输入解析模 块、业务数据通道、业务描述通道、系统参数通道、离散导频模块、子载波映射模块、星座映 射模块、0FDM调制模块、逻辑成帧模块、信标模块、物理层信号帧模块及基带到射频转换模 块；其中，
[0010] 数据输入解析模块分别与业务数据通道、业务描述通道、系统参数通道具有信号 连接。
[0011] 业务数据通道、业务描述通道、系统参数通道与子载波映射模块具有信号连接。
[0012] 业务数据通道包含子载波交织模块；业务描述通道包含业务描述通道比特交织模 块；系统参数通道包含系统参数通道比特交织模块。
[0013] 子载波映射模块、星座映射模块、0FDM调制模块、逻辑成帧模块、物理层信号帧模 块及基带到射频转换模块顺序连接。
[0014] 离散导频模块与子载波映射模块具有信号连接；信标模块与逻辑成帧模块具有信 号连接。
[0015] 综上所述，由于采用了上述技术方案，本发明的有益效果是：
[0016] 1、本发明对标准提出的CDR调制模块框架进行实现，在实现时进行结构调整优 化，节省了存储资源，缩短了时延，精简了结构，高效精悍地实现了CDR调制模块。
[0017] 2、本发明提供了一种子帧分配方法，实现了标准中子帧分配规则要求。
[0018] 3、本系统时钟使用精简的时钟设置，在模块中设置四种不同的时钟，25MHz的时钟 设置兼容了网络接口的输入，81. 6MHz采用高时钟速率，能够高速完成编码任务，有效降低 系统延时，816kHz的时钟速率和系统输出速率相匹配，并且简化了 0FDM符号中子载波填充 模块，0FDM调制模块的设计，基带到射频模块采用3. 264MHZ时钟。总之，采用如上所述的 精简时钟结构很好的满足了系统要求，并且简化了设计。
【附图说明】
[0019] 本发明将通过例子并参照附图的方式说明，其中：
[0020] 图1为标准提出的⑶R调制模块；
[0021] 图2为逻辑帧，逻辑子帧及0FDM符号结构图；
[0022] 图3为子帧分配方式1 ;图4为子帧分配方式2 ;图5为子帧分配方式3 ;
[0023] 图6为本发明⑶R调制模块FPGA实现的流程框图；
[0024] 图7为子载波矩阵结构；图8为各传输模式下MSC和CIC的符号数；
[0025] 图9为各传输模式下CIC在子载波矩阵中的放置位置；
[0026] 图10为CPT在子载波矩阵中列所在位置；
[0027] 图11为CPT的重复放置行；图12为SPT在子载波矩阵中列所在位置；
[0028] 图13为传输模式1下四个子带交织图示；
[0029] 图14为传输模式1下MSC在每个0FDM符号中的数据量；
[0030] 图15传输模式1下4个子带交织流程；
[0031] 图16为CIC卷积器结构；图17为CIC比特交织地址产生所需参数；
[0032] 图18为CIC比特交织地址产生流程图；
[0033] 图19为比特交织实现框图；图20为CRC校验电路结构；
[0034] 图21为主业务信息的子帧分配功能的实现；
[0035] 图22为业务描述信息的子帧分配功能的实现；
[0036] 图23为子载波映射模块内部结构框图；
[0037] 图24为2048点子载波图示；图25为各调制模式的功率归一化；
[0038] 图26为QPSK映射星座点；图27为16QAM映射星座点；图28为64QAM映射星座 占. ^ \\\?
[0039] 图29为1024和2048点数可配置FFT/IFFT处理器整体结构图；
[0040] 图30为FFT/IFFT处理器的运算单元结构；
[0041] 图31为逻辑成帧控制流程；图32为本系统时钟设计图示。
【具体实施方式】
[0042] 本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥 的特征和/或步骤以外，均可以以任何方式组合。
[0043] 本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的 替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子 而已。
[0044] 如图6,本发明提出的⑶R调制模块包括数据输入解析模块、业务数据通道、业务 描述通道、系统参数通道、离散导频模块、子帧分配控制模块、子载波映射模块、星座映射模 块、0FDM调制模块、信标模块、逻辑成帧模块、物理层信号帧模块及射频转换模块。
[0045] 其中，数据输入解析模块分别与业务数据通道、业务描述通道、系统参数通道具有 信号连接。复用数据流由网络接口输入数据进解析模块，数据输入解析模块将复用数据流 解析成主业务数据（MSC)、业务描述数据（CIC)和系统参数（CPT)以形成调制器所需的3路 通道信息。接口解析工作主要完成3项功能：在CPT流中提取调制信息、完成数据的并串转 换、生成超帧使能、逻辑帧使能信号。
[0046] 业务数据通道、业务描述通道、系统参数通道与子帧分配控制模块具有信号连接。
[0047] 子帧分配控制模块、子载波映射模块、星座映射模块、0FDM调制模块、逻辑成帧模 块、物理层信号帧模块及射频转换模块顺序连接。
[0048]离散导频模块与子载波映射模块具有信号连接；信标模块与逻辑帧成帧模块具有 信号连接。
[0049] 下面对本发明的调制模块各部分的组成及工作原理做详细说明。
[0050] 1.MSC通道数据处理
[0051] 1. 1在数字通信中，需要对出现长的0或1进行信号随机化，否则会影响数据的抗 干扰能力。为了消除这种现象，通常采用加扰技术，而不用增加多余的信息。主业务数据的 加扰器生成多项式为：
[0052]p(i) =x12+xn+x8+x6+l式 1
[0053] 1. 2加扰过后的数据进入LDPC处理模块。
[0054] 1. 3LDPC编码输出后的map处理，m