。
[0213] 便携式电子设备10具有主体12,其包括显示屏14、键盘/键区16、按钮集合18和 用户输入设备20 (例如，轨迹板或轨迹球）。将理解；用户输入设备20代表用户操作的指向 或输入设备，其也可W表现为操纵杆、滚轮、滑轮、鼠标或触摸板等或另一按钮。便携式电子 设备10包括未示出或描述的其它部分，因为它们对于本领域技术人员来说是众所周知的。 便携式电子设备10还包括用于接收插口的至少一个端口，但该并未在图1中示出。
[0214] 现在参见图2,其中示出了便携式电子设备10的一部分的框图。便携式电子设备 10还包括控制器30,其连接到被集成到便携式电子设备10中的芯片32 (例如，头戴式耳机 (headset)或头戴式听筒化ea化hone)接口）。可W使用处理器或专用电路来实现控制器 30。芯片32包括开关矩阵和插口配置检测部34,其与用于接收与电缆40(例如，视频电缆 或头戴式耳机电缆）相关联的插口 38的端口 36集成在一起。开关矩阵34包括多个单体 输入和输出端口 42,用于使用插口 38内的对应电线和线路44a至44d来接收和发送信号。
[0215] 插口 38内的电线44a至44d表示信号线，例如音频线和视频线。单体线（通常是 四根单体线）的集合（尽管具有其他数目电线的其它插口配置是可预期的）允许便携式电 子设备10和位于电缆另一端的设备（例如，头戴式耳机）之间的通信。在一个实施例中， 电线44a和44b可W是一对音频线，电线44c可W是地线而电线44d可W是麦克风线。然 而，仅一根线用于通信，且由此用作单线总线实施例的通信总线。剩余线可W用于其他功 能。通常，一根线将用于接地，而其余两根线可W用于头戴式听筒输出。在另一配置下，一 根线可W用于总线通信，一根线可W用于接地，第立根线可W用于电源，而最后一根线留给 其他用途，例如，单独的时钟线、用于视频信号的发送或用于其他功能。在其他实施例中，单 线总线可W在设备之间的数字或模拟发送中使用。备选地，双线总线实施例对于在两个芯 片之间提供通信是有用的，如下面将更详细描述的。
[0216] 现在参见图3a，其中示出了总线系统50的示例实施例的原理图。总线系统50包 括主设备52 (例如，便携式电子设备或便携式电子设备中的头戴式耳机接口芯片）和从设 备54 (例如，头戴式耳机）。尽管仅示出了一个从设备54,应该理解；多个从设备可W禪合 到总线系统50用于与主设备52进行通信。因此，本文提供的针对从设备54的描述一般可 W应用于连接到总线系统50的其他从设备。
[0217] 主设备52或从设备54可W包括集成电路间（I2C)接口 56,其连接到基带处理器或 其它移动处理单元。主设备52或从设备54还可W包括用于数字音频数据的I化接口。针 对I化接口 56和串行接口 58的输入或输入信号60可W包括（但不限于）；外部时钟信号 60a (EXT化K)、I2C时钟信号60b (I化化K)和I化数据信号60c (I化DAT)。低速串行接口 58的输出经由电缆62 (例如，同轴电缆）连接到从设备54。如上所述，电缆62内的电线或 线之一提供了用于从设备54和主设备52之间的通信并可W被视为单线总线的总线64。可 W在管脚或电线的数目是有限的或者为了与噪声免疫相关的高可靠性情况下使用总线64。 在其他实施例中，可W使用双线总线。
[021引在单线总线实施例中，单线可W合并多个功能，包括（但不限于）；在单一总线循 环中对时钟和数据该二者的发送。在操作中，I化接口 56通过总线64取回并向从设备54 发送数据。在其他实施例中，通过总线64的通信可W经由去往基带处理器或另一处理单元 的连接来控制。因此，对主设备52的控制可W经由I化接口 56、可W通过另一控制接口或作 为去往基带处理器或其它处理单元的连接的一部分，该基带处理器或其它处理单元让主设 备52执行各种操作，例如（但不限于）；PING、READ (读取）、WRITE (写入）和FUNCTION(功 能）命令或操作。在本文描述的至少一个实施例中，PING、READ、WRITE和FUNCTION命令可 W不出现在同一峽中，因为每个峽仅由一个操作来定义。将在本描述的全文中更详细地描 述该些操作。
[0219] 主设备52生成分峽信息W允许从设备54或多个从设备与总线64同步。在一个 实施例中，峽长度是由8比特寄存器来确定的，该8比特寄存器提供了在每个命令数据块的 开始之间的分隔距离。在另一实施例中，测量的单位是等于四（4)个比特的半字节。峽长 度由命令模式来确定，且在一个实施例中，在字模式下，峽长度可W是48字节，其中缺省同 步分隔值28个半字节，由此导致峽长度384比特。
[0220] 在操作中，在主设备52和从设备54之间通过总线64来发送同步（sync)信号、信 息的控制信号、数据、时钟信号和功率。因此，总线64允许对多个外部设备的连续操作，且 所有设备由相同时钟信号来同步。时钟信号可W用作内部电路的采样时钟（例如，E A转 换器），或用于复杂逻辑电路的连续操作。在其他实施例中，如下面将更详细解释的，当在总 线64上没有活动时，可W存在将时钟信号保持在稳态电平的时刻，例如，静态低逻辑电平 或静态高逻辑电平，W节约功率。
[0221] 经由总线64通信的组件的大小可W通过使用本文描述的统一总线通信协议的至 少一个实施例来降低。例如，如果在图2的便携式电子设备10中实现，统一总线通信协议 允许总线64通过单线来发送时钟信号和数据，该单线减少了芯片32中占用的管脚数目，由 此允许其他管脚端口 42用于其他功能，W允许在印刷电路板（PCB)级别上减少芯片的总管 脚数目、娃面积或成本。
[0222] 现在参见图3b，其中示出了总线系统50的原理图，其示出了用于将主设备52禪合 到总线64的接口电路70的示例。该原理图主要是针对单线总线版本，但是也可W用于双 线版本中的数据线。类似的电路可W用于将从设备54禪合到总线64。接口电路70包括 充电晶体管72、放电晶体管74、功率晶体管76和电阻器R1。充电晶体管72用于在总线64 上声明逻辑"1"，W及放电晶体管74用于在总线64上声明逻辑"0"。当使用的电流比一般 通过串联端接电阻器R1提供的电流更多时，功率晶体管可W用于对从设备（例如，电池） 快速充电。在使用该布置的情况下，总线64不经受时间约束的实现，例如，开放式集电极和 开放式漏极类型，其中，信令速度在功耗、噪声免疫和带宽之间折中。功率晶体管76是可选 的，且在一些实施例中可W被包括W在没有通信时对设备充电并向外部设备供电。功率晶 体管76可W由寄存器来控制，并在峽开始时被更新。
[0223] 在本特定示例实施例中，充电晶体管72和功率晶体管76是PM0S晶体管，而放电 晶体管74是NM0S晶体管。充电晶体管72的源节点禪合到供电电压BSS，充电晶体管72的 栅节点禪合到低速串行接口 58的第一管脚，W及充电晶体管72的漏节点禪合到放电晶体 管74的漏节点。放电晶体管74的栅节点禪合到低速串行接口 58的第二管脚，W及放电晶 体管74的漏节点禪合到接地。功率晶体管76的栅节点禪合到低速串行接口 58的第H管 脚，功率晶体管76的漏节点禪合到供电电压VSS，W及功率晶体管76的源节点禪合到低速 串行接口 58的第四管脚和总线64的第一节点。电阻器R1的一个节点禪合到充电晶体管 72的源节点和放电晶体管74的源节点，且电阻器R1的第二节点禪合到总线64的第一节 点。在示例实施例中，电阻器R1的电阻可W被选择为使得接口电路70的输出电阻一般约 为750hm且供电电压VSS可W是3V。
[0224] 低速串行接口 58连接到充电晶体管72的节点施加低电压，使得充电晶体管72可 W在每个总线循环开始时对总线64充电。之后，总线64通过去激活充电晶体管72而变得 浮置。然后主设备52可W通过对其栅极施加高电压来激活放电晶体管74(该将对总线64 放电），从而驱动总线64。在电阻器R1之后通向总线64的连接用于从总线64接收数据 (在一些情况下，可W包括延迟用于增强的设置/保持时序余量）。低速串行接口 58禪合 到功率晶体管76的节点用于向总线64供应比通过电阻器R1可用的功率更大的功率。该 可W导致某些初始振铃（ringing)，除非采取特定动作，例如，在晶体管72激活之后首先施 加全功率（该将减小振铃）。
[0225] 在一个实施例中，使用低-高-浮置循环模式来实现总线64,但是可W备选地将 总线64实现为高-低-浮置模式。数据的实际传输发生在浮置周期期间，同时低-高（或 高-低）周期用于传输功率和时钟同步。如果从设备54或主设备52想要信号通知逻辑零， 该特定设备将把总线64保留在与之前相同的状态，即浮置且在总线64上具有相同值。从 设备54或主设备52可W通过在浮置周期期间对总线64放电来信号通知逻辑一，由此将总 线64的状态变为相反逻辑电平。信令方案的示例在图4a中示出，图4a示出了在总线64 上的事务的时序图，其中，从设备54写入"0110"。通常向主设备52提供外部时钟信号（在 备选情况下，主设备52可W生成时钟信号）。当主设备52或从设备54进入H态模式时，该 如图4a中出于说明性目的由虚线所绘出。实际中，输出电压将由总线64上剩下的剩余电 荷来确定。然而，一旦已对总线64进行放电，不管多少个设备尝试该放电，都将不存在任何 电荷。因此该信令方案允许在多个设备尝试同时通过总线64发信号通知或通信时减少或 避免总线竞争或拥塞，因此一旦总线64已被放电，则检测不到后续设备对总线64的放电且 总线冲突是不可能的。
[0226] 如图4a中示例所示，在总线64上实现时序，使得总线64在四个时间间隔中时间 复用。在备选实施例中，有可能使用另一数目的时间间隔。对于图4a的示例，在第一时间 间隔中，在时钟周期的头25% (即，四分之一）期间，主设备52将总线64驱动为有效低电 平。在第二时间间隔中，在时钟周期的第二个25%期间，主设备52将总线64驱动为有效高 电平。可W将由低到高时钟转换用作连续采样时钟信号。在第H和第四时间间隔中，主设备 52在剩余时钟周期期间将总线64留在浮置状态，除非从设备54或主设备52将总线拉低W 信号通知"1"。例如，在第H间隔中，从例如时钟周期的50?62%之间开始，从设备54可 W将总线64拉到有效低电平。总线64通常可W在时钟周期完成之前完全安定（settled)。 在接近时钟周期的结束处（例如，在时钟周期的88?100%)的第四间隔中对总线值采样， 之后主设备52将开始再次驱动总线64为有效低电平。在一个实施例中，时钟循环的前半 段可W用于时钟信号，而时钟循环的后半段可W用于数据发送。然而，对时钟循环的其它划 分是可预期的，其中，时钟循环的第一部分用于时钟信号，且使用循环的第二部分用于数据 发送，例如67%用于时钟信号，然后33%用于数据发送。
[0227] 在图4a的示例中，总线64初始时在时钟循环的开始处为有效低电平。在特定时 间段之后，由主设备52将总线64驱动为有效高电平。由于从设备54希望发送"0"，从设 备54不对总线64作任何事情。然后下一时钟循环之前，在主设备52将总线64驱动为有 效低电平之前，主设备52和从设备54读取值"0"。在第二时钟循环期间，主设备52在特定 时间段之后将总线64驱动为有效高电平。由于从设备54希望发送"1"，从设备54将总线 拉动或驱动到有效低电平，其中，由主设备52和从设备54来读取值。由于总线64是有效 低电平，主设备52不一定将总线64驱动到有效低电平，尽管其可W如图4a所示执行该功 能。在第H时钟循环，在特定时间段之后，主设备52将总线64驱动为有效高电平。由于从 设备54希望发送"1 "，从设备54将总线64