索引的i/o符号通信的制作方法
【专利说明】索引的i/o符号通信
[0001]概述
[0002]本文所描述和所要求保护的本发明通过促进信令协议解决各种问题，该信令协议不使用时钟信号或锁相环(PLL)以接收和解码符号数据。根据一个实施方式，方法检测通过第一索引输入和第二索引输入之一接收的信号中的跃迀，该跃迀定义具有符号值的第一符号。响应于检测跃迀的操作，然后输出第一符号。第一符号的符号值由对其检测跃迀的索引输入的索引指定。
[0003]根据另一个实现方式，信号跃迀检测电路经配置以检测经由第一索引输入和第二索引输入之一接收的信号的跃迀。跃迀定义具有符号值的第一符号。符号发生器电路耦接于该信号跃迀检测器并经配置以响应于检测跃迀而输出第一符号。第一符号的符号值由对其检测跃迀的索引输入的索引指定。
[0004]根据另一实施方式，方法经由第一索引输出或第二索引输出之一输出信号中的跃迀。跃迀定义具有由对其输出跃迀的索引输出的索引指定的符号值。
[0005]其它实施方式也被本文描述和列举。
[0006]附图简述
[0007]图1示出用于从发送器电路到接收器电路通信符号数据的示例性系统。
[0008]图2示出可用于在发送器电路和接收器电路之间信号通知符号序列的示例波形，诸如“I”和“O”。
[0009]图3示出电耦合接收器电路的示例发送器电路。
[0010]图4示出根据一个实施方式的示例接收器电路。
[0011]图5是根据一个实施方式的接收器的时钟恢复信号的示例。
[0012]图6示出根据一个实施方式，由发送器电路执行的方法的示例性操作。
[0013]图7示出根据一个实施方式，由接收器电路执行的方法的示例性操作。
[0014]发明详述
[0015]通信系统经常通过信令协议发出和接收信号。为了发送和接收数据，时钟信号经常用作信令协议的一部分，以同步发送器和接收器之间的数据。该时钟信号信号通知接收器，新的数据位可用于从数据输入线读取。然而，时钟信号通常在其中引脚变成日益稀缺和宝贵资源的环境中消耗输入引脚。此外，每次时钟信号从一个状态跃迀到另一种状态(例如，从低状态到高状态，或从高状态到低状态)，产生少量的射频干扰。该射频干扰可干扰电路的操作，诸如在接收器电路接收数据。
[0016]当时钟信号用作信令协议的一部分以接收数据时，时钟信号也影响其中数据可从发射器传送到接收器的速度。例如，在周期时钟信号操作为方波的情况下，数据总线上的新数据位可在时钟信号的每个上升沿移入接收器。然后时钟信号会在再跃迀高电平之前变为低电平。在时钟信号跃迀为低电平的点以及该时钟信号随后转入高电平的点之间的时间段可被认为是信令协议中未使用的时间周期。该未使用的时间段延迟消息吞吐量。而且，没有信息由时钟信号本身传送。时钟信号仅同步数据的传输而不经由时钟信号本身提供任何数据。
[0017]所公开的技术采用信令协议，其不使用至接收器电路的时钟信号的跃迀。此外，锁相环(其增加复杂性和系统成本)不必由接收器电路采用。省略时钟信号可以甚至在某些双倍数据速率(DDR)系统中提供不可能的效率。DDR系统利用时钟信号的上升沿和下降沿以同步数据。
[0018]例如，所公开技术的实施方式提供了两个数据线，但在其他实施方式中可使用两个以上的数据线。第一数据线关联于或索引作为符号“1”，而第二数据线关联于或索引为符号“O”。在第一数据线上的任何跃迀(例如，从低到高或高到低)指示发送/接收二进制“I”值。第二数据线上的任何跃迀(例如，从低到高或高到低)指示发送/接收二进制“O”值。因为每个跃迀发生在两条数据线上，接收器电路跃迀连续跃迀成相应的“I”和/或“0”，以便在每个数据线上检测跃迀。因此，可使用两根数据线发送并接收序列“I”和“0”，而不需要将时钟信号提供给接收器电路或在接收器电路中使用PLL。由于时钟信号不被发送到接收器电路，避免了与时钟信号的传输相关联的缺点。
[0019]图1示出用于从发送器电路104向接收器电路106通信符号数据的示例系统100。在图1中，发送器电路104由两个数据线108和112电耦合接收器电路106。数据线108经由输入110耦合于接收器电路。数据线112经由输入端114耦合接收器电路。
[0020]在图1的例子中，数据线108用于从发送器电路向接收器电路信号通知“I”符号。数据线112用于从发送器电路向接收器电路信号通知“O”符号。每次数据线108上的信号从低电平跃迀到高电平或由高电平跃迀为低电平时，接收器电路检测“I”的符号值。同样，每次数据线112例如从低电平跃迀到高或由高电平跃迀到低电平，接收器电路检测“O”符号值。输入端110和114被称为索引输入，因为每个输入端关联于信号通知特定符号值的数据线，每个索引对应于特定的符号值。
[0021]接收器电路经配置以检测数据线上的跃迀并输出对应于检测的跃迀序列的数据流。因此，例如，接收器将在输入端I1和114接收到的信号跃迀成“I”和“O”的二进制序列。
[0022]图2示出可用于在发射器电路和接收器电路之间指示符号序列的示例波形200，诸如“I”和“O”。信号“A”202是其中信号的每次跃迀对应于“I”符号的信号。信号“B”204是其中信号的每次跃迀对应于“O”符号发生的信号。图2显示信号“A”或信号“B”中每次跃迀发生的“O”或“I”的值。每次跃迀在信号“A”上发生时，在波形上指示“I”。每次跃迀在信号“B”上发生时，在波形上指示“O”-跃迀并不同时对信号“A”和“B”发生。如图2所示，数据流206 “101000001”由信号“A”和信号“B”的跃迀表示。
[0023]图3示出电耦合接收器电路314的示例发送器电路300。移位寄存器302由发送器电路300用于输出比特序列。移位寄存器302首先加载对应“I”和“O”的比特序列。移位寄存器通过移位寄存器输出Q顺序地输出数据串。T(切换)触发器304接收来自移位寄存器的数据输出位作为输入“T”上的输入。在施加到触发器306的输入“T”之前，来自移位寄存器的相同数据输出串由逆变器308跃迀。由发送器电路300局部使用的时钟数据“CLK”得到来自移位寄存器并进入触发器304和306的数据。
[0024]如果在该触发器的输入接收到高信号(例如，时钟输入)，每个T触发器通过跃迀其输出操作。因此，无论何时触发器304接收在输入T定时的高电平信号，从输出Q的输出从Q的先前状态跃迀。每当触发器304接收在输入T定时的低信号，从输出端Q的输出不从Q的之前状态改变。
[0025]因此，每当从移位寄存器的输出是高电平值(例如，“I”)时，触发器304产生跃迀的变化。因为来自移位寄存器的输出302在输入到触发器306之前被反相器308反相，每当低电平信号(例如，“O”)从移位寄存器302输出时，触发器306输出跃迀的变化。因此，例如，如果该移位寄存器输出低电平信号，逆变器308反转低信号到高信号。当高信号被时钟到触发器306的输入端T时，触发器306的输出Q使得从Q的之前状态跃迀。当移位寄存器输出高信号时，逆变器308反转高电平信号为低电平信号。响应于在触发器306的输入端T定时的低信号，触发器306不引起在输出Q的跃迀。以这种方式，偏移寄存器302和T型触发器304和306的组合作为发送器电路300中的信号发生电路。
[0026]来自触发器304的输出通过信道310被发送到接收器电路314上的索引输入，其与“I”信号相关联。来自触