断请求模块；
[0047]102、PCS层逻辑电路；120、链路训练模块；121、数据编码模块；122数据解码模块；123、数据加扰模块；124、数据解扰模块；125、接口控制模块；126、PCS层传输模块；
【具体实施方式】
[0048]为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
[0049]请参阅图1，为本发明一实施例所述的实现片间高速互联的链路层系统的芯片的示意图。所述芯片包括链路层逻辑电路101和PCS层逻辑电路102 ;所述链路层逻辑电路101包括数据校验模块111，协议包通道管理模块112，链路层传输模块110 ;所述PCS层逻辑电路102包括链路训练模块120，PCS层传输模块126，接口控制模块125，数据编码模块121，数据解码模块122，数据加扰模块123和数据解扰模块124 ;所述链路层逻辑电路101与PCS层逻辑电路102连接；
[0050]所述链路训练模块120用于进行链路训练，同步不同芯片之间的PCS层；
[0051]所述PCS层传输模块126用于接收另一芯片的数据，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输模块的数据；所述接口控制模块125用于控制PCS层与PMA物理介质子层的接口连接；
[0052]所述数据解码模块122对数据进行解码，所述数据解扰模块124对数据进行解扰；
[0053]所述数据校验模块111检测数据是否正确，所述协议包通道管理模块112用于在数据校验模块111检测数据正确后对数据进行通道区分管理，所述链路层传输模块110用于将通道区分后的数据传输至协议层；
[0054]所述加扰模块123用于对数据进行加扰，所述数据编码模块121用于对数据进行编码；
[0055]所述PCS层传输模块126用于将编码后的数据通过PMA物理介质子层发送至另一芯片。
[0056]如图2所示，为本发明另一实施例所述的实现片间高速互联的链路层系统的示意图。在使用所述链路层系统进行片间高速互联时，首先链路训练模块120进行链路训练，同步不同芯片之间的PCS层。链路训练可以通过以下方式进行:例如需要同步芯片A和芯片B的PCS层，芯片A中的链路训练模块会向芯片B中的链路训练模块发送一段训练集序列，所述训练集序列为进行链路训练的一组随机测试数据，可以是字符串等。当芯片B的链路训练模块收到芯片A发送的训练序列集后，会作出相应反馈，例如芯片B可以发送反馈信息至芯片A的链路训练模块，从而保证芯片A和芯片B之间在进行数据传输过程中是同步的，排除芯片A不断发出数据而芯片B却未能收到A发出数据的故障可能。
[0057]由于不同芯片之间是通过PMA物理介质子层进行连接的，因而在进行数据交互前，需要通过接口控制模块使得PCS层与PMA物理介质子层的接口建立连接。而后就可以在不同芯片之间进行数据交互，数据交互的方式包括接收另一芯片传输的数据以及传输数据到另一芯片。对于接收另一芯片传输的数据，首先PCS层传输模块126接收另一芯片的数据，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输模块的数据。而后数据解码模块122对数据进行解码，数据解扰模块124对数据进行解扰。为了保证数据传输的安全性，通常在数据传输前会对数据进行编码和加扰处理，所述数据包括SBit和1Bit的数据，加扰处理可以采用加扰算法来进行，加扰算法是使用一个伪随机码序列与编码数据进行相乘，从而对数据进行加密。而芯片如果作为数据的接收端，在接收到数据后就需要对数据进行解扰和解码处理，从而提取出原有的数据信息。
[0058]而后数据校验模块111检测数据是否正确，若数据正确则协议包通道管理模块112对数据进行通道区分管理，链路层传输模块110将通道区分后的数据传输至协议层；若数据不正确则将该数据丢弃。在本实施方式中，数据校验模块111检测数据是否正确采用CRC校验，CRC即循环冗余校验码(Cyclic Redundancy Check)，是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。CRC校验(循环冗余检查)是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。例如可以另一芯片在传输数据前在数据的信息字段后加入校验字段，形成处理后的数据，当芯片收到上述处理后的数据，会采用相应的算法剔除检验字段，剥离出处理后的数据中的信息字段并与原信息字段进行比较，如果一致则说明数据正确，如果不一致则说明数据错误。例如，某一芯片发送的数据包含有20Bit的信息字段，在将该数据发送至另一芯片前，可以在该数据信息字段末尾添加SBit的校验字段，形成处理后的数据字段，当另一芯片接收该处理后的数据字段后，会采用相应的算法剥离该处理后的数据字段末尾的Sbit数据，将剩下20Bit的数据所包括的信息与原有20Bit的信息字段，若两者一致则说明该数据为正确数据，若不一致则说明该数据错误。对于校验错误的数据，可以选择将数据丢弃。而对于校验正确的数据，协议包通道管理模块112会对其进行通道区分管理，不仅可以使得数据传输有序进行，同时可以提高数据传输的效率。而后链路层传输模块110将通道区分后的数据传输至协议层，从而完成数据的传输。芯片可以将进入协议层的数据传输至芯片内部的CPU CORE中进行运算处理。
[0059]芯片除了接收另一芯片传输的数据之外，也需要发送数据至其他芯片，从而实现数据的共享交互。芯片在发送数据至其他芯片时，具体包括如下步骤:首先链路训练模块进行链路训练，同步不同芯片之间的PCS层。链路训练可以通过以下方式进行:例如需要同步芯片A和芯片B的PCS层，芯片A中的链路训练模块会向芯片B中的链路训练模块发送一段训练集序列，所述训练集序列为进行链路训练的一组随机测试数据，可以是字符串等。当芯片B的链路训练模块收到芯片A发送的训练序列集后，会作出相应反馈，例如芯片B可以发送反馈信息至芯片A的链路训练模块，从而保证芯片A和芯片B之间在进行数据传输过程中是同步的，排除芯片A不断发出数据而芯片B却未能收到A发出数据的故障可能。
[0060]而后协议包通道管理模块对协议层发送的数据进行通道区分管理。数据在进行通道区分前，往往数据容量较大，容易影响数据传输时的速度，因而对数据进行区分通道管理，使得不同数据可以在对应的通道中传输，不仅可以使得数据传输有序进行，同时可以提高数据传输的效率。
[0061]而后数据校验模块检测数据是否正确，在本实施方式中，数据校验模块111检测数据是否正确采用CRC校验，CRC即循环冗余校验码(Cyclic Redundancy Check)，是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。CRC校验(循环冗余检查)是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。例如可以另一芯片在传输数据前在数据的信息字段后加入校验字段，形成处理后的数据，当芯片收到上述处理后的数据，会采用相应的算法剔除检验字段，剥离出处理后的数据中的信息字段并与原信息字段进行比较，如果一致则说明数据正确，如果不一致则说明数据错误。例如，某一芯片发送的数据包含有20Bit的信息字段，在将该数据发送至另一芯片前，可以在该数据信息字段末尾添加SBit的校验字段，形成处理后的数据字段，当另一芯片接收该处理后的数据字段后，会采用相应的算法剥离该处理后的数据字段末尾的Sbit数据，将剩下20Bit的数据所包括的信息与原有20Bit的信息字段，若两者一致则说明该数据为正确数据，若不一致则说明该数据错误。
[0062]对于校验错误的数据，可以选择将数据丢弃。而对于数据校验模块校验正确的数据，加扰模块对数据进行加扰，数据编码模块对数据进行编码。为了保证数据传输的安全性，通常在数据传输前会对数据进行编码和加扰处理，所述数据包括SBit和1Bit的数据，加扰处理可以采用加扰算法来进行，加扰算法是使用一个伪随机码序列与编码数据进行相乘，完成对数据进行加密。数据编码模块可以对加扰后的数据进行编码，增强数据在传输过程中的安全性。
[0063]由于不同芯片之间是通过PMA物理介质子层进行连接的，因而在进行数据交互前，需要通过接口控制模块使得PCS层与PMA物理介质子层的接口建立连接。接口控制模块控制PCS层与PMA物理介质子层的接口建立连接后，PCS层传输模块126将编码后的数据通过PMA