支持多种电压的紧凑型行解码器的制造方法
【技术领域】
[0001]本发明涉及的是一种固态集成电路设计技术领域的装置，具体是一种用于CMOS (互补金属氧化物半导体)图像传感器的支持多种电压的紧凑型行解码器。
【背景技术】
[0002]行解码器被广泛应用于CMOS图像传感器，以控制二维光电二极管传感器像素阵列的功能。行解码器通常需要多种高和低电平来驱动像素。然而，逻辑控制信号通常是在低电平域，这通常不能驱动所需要的高和低电平电路。为了解决这个问题，电压移位器电路通常被放置在每一行中，以驱动高的低电平。由于这些电平移位器重复放置在每一行中，在数百万像素阵列中会重复数千次，它会浪费很大的布局面积，从而增加了整个芯片的成本。
[0003]经过对现有技术的检索发现，中国专利文献号CN1790451公开(公告)日2006.06.21，公开了一种缓冲电路，其中，将其配置在显示面板外围部，使从电平移位器输出的一对放大振幅的相补脉冲信号稳定化，并将其作为显示面板的水平转送时钟而输出，其特征在于，包括:第I缓冲电路，其由多个反相器串联连接而构成，并使上述电平移位器的一方输出稳定化；以及第2缓冲电路，其由多个反相器串联连接而构成，并使上述电平移位器的另一方输出稳定化；另外，将上述第I及第2缓冲电路组合并呈大致直线而排列于显示面板外围部，并且，将第I或第2缓冲电路的一者的缓冲电路的多个反相器分开配置且夹着另一者的反相器。但该技术无法提供CMOS图像传感器所需要的不同高低驱动电压。
[0004]中国专利文献号CN101488757公开(公告)日2009.07.22，公开了一种转换器，不仅能够维持相同的稳定时间和相同的分辨率而且还能够削减DAC构成元件数。在6位输入的DAC中设置:基准电压产生电路100，产生17个基准电压；第I开关电路200，具有分别由MOS晶体管构成的19个开关对，以便根据上位4位选择彼此相邻的2个基准电压；第2开关电路300，由MOS晶体管的串联电路构成，以便用总导通电阻4分割选择出的2个基准电压的差获得3个中间电压；以及第3开关电路400，根据下位2位选择地输出选择出的2个基准电压中低的电压或3个中间电压中的I个。在与第I模式相比、选择MOS晶体管的导通电阻变小的灰度级的第2模式中，增加在第I及第2开关电路200、300中用于分压的MOS晶体管数。但该技术对高像素的CMOS图像传感器，会需要更大量的元件，版图面积增加，成本提尚。
【发明内容】
[0005]本发明针对现有技术存在的上述不足，提出一种支持多种电压的紧凑型行解码器，通过将大部分电压电平转换器从行级转放至全局层面上，显著减少行解码器的布局面积，提供多种高和低电平的支持，并且具有用很少的布局面积成本来添加额外的逻辑功能的灵活性。
[0006]本发明是通过以下技术方案实现的，本发明包括:
[0007]一个全局驱动器以及若干个行电平驱动器，
[0008]每个行电平驱动器包括:地址解码器、行驱动器以及位于其之间的用于将来自地址解码器的数字电压转换为最高摆动控制电压的电平移位器；
[0009]所述的全局驱动器向上述行驱动器提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。
技术效果
[0010]与现有技术相比，本发明的技术效果包括:
[0011]I)所有行级驱动器均工作于模拟域且无需电压电平转换器进行驱动。
[0012]2)除了一个位于行级且用于转换行访问控制信号的最高摆动电压电平移位器以夕卜，其他必要的电压电平转换器均设置于全局驱动器模块内，使得本解码器的布局面积进一步减小。
[0013]3)行级地址解码器工作于数字域。
【附图说明】
[0014]图1为本发明所提出的紧凑行解码器的结构示意图。
[0015]图2为行驱动器和相关的像素的实现示意图。
[0016]图3为行地址解码器与电压电平移位器的实现示意图。
[0017]图4为在全局层面上的电压电平转换器和驱动器示意图。
【具体实施方式】
[0018]下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1
[0019]如图1所示，本实施例包括:一个全局驱动器20以及若干个行电平驱动器10，其中:每个行电平驱动器10包括:地址解码器30、行驱动器50以及位于其之间的用于将来自地址解码器30的数字电压转换为最高摆动控制电压的电平移位器40 ;全局驱动器20向所有行驱动器50提供所需的电压电平转换以实现将低电平数字域信号转换到高电平模拟域信号。
[0020]所述的地址解码器30和行驱动器50对应每一行设置。
[0021]本实施例中，工作在数字域的地址解码器30采用数字电源和数字核心的MOS管，工作在模拟域的行驱动器50使用相应的高电平电源或低电平电源而无需行内的电压电平移位器。
[0022]虽然全局驱动器20内设有电平移位电路，且需要相对大的电平移位器来驱动所有的行驱动器电路，但与现有技术中将电平位移器置于每一行所带来的总和布局面积的花费要小得多，因为它仅重复一次。
[0023]行层面中I位低到高驱动器会增加一些面积，但仍比用多个行内电平移位电路小得多。每行中的地址解码器30使用低电平以便通过更小的数字型的MOS管实现。这样使得更复杂的地址解码逻辑可以在该子块实现且不添加大的布局面积。
[0024]如图2所示，为行驱动器50驱动与之对应的一个像素单元110的实现示意。
[0025]作为一个典型的CMOS图像传感器的像素单元110，其与行驱动器50通过RST、TX和RS输入端相连，其中每个输入端需要高、低两种电压。
[0026]所述的行驱动器50由三个相同的逻辑驱动单元组成，每个逻辑驱动单元包括:依次串联的逻辑与门和反相器，其中:逻辑与门的供电端与全局驱动器相连，输入端与电平移位器的输出端相连，并通过全局驱动器提供对应的高电平和低电平供电。
[0027]三个逻辑驱动单元分别构成RST、TX和RS通道，具体为:
[0028]I)对于RST通道，ADD_SEL_H(像素单元使能信号)和RST_H(重置信号)的逻辑与结果确定像素单元110的重置与否；
[0029]2)对于TX通道，ADD_SEL_H和TX_H(输出信号)的逻辑与结果确定像素单元110接收信号与否；
[0030]3)对于RS通道，ADD_SEL_H和RS_H (锁存信号)的逻辑与结果确定像素单元110保留状态与否；
[0031]例如:像素单元使能信号来自同一个行电平驱动器10内的电平移位器40，当该信号为高电平时，意味着选择访问该行电平驱动器10对应的像素单元110，否则该像素单元110为非接入状态。
[0032]上述信号如ADD_SEL_H、RS_H、RST_H、TX_H均转换为最高摆动控制电压形式。
[0033]所述的转换为最高摆动控制电压形式是指:驱动像素所需的不同高低驱动电压，即 V_input_HIGH = max(V_RS_High, V_RST_High，V_TX_High)，其具体含义是指:V_RS_High，V_RST_High，V_T